原创 如何选择适当的FPGA 调试方法

在 http://blog.ednchina.com/likee/123498/message.aspx 中我们知道，一般调试FPGA有两种方法 ：使用嵌入式逻辑分析仪和使用外部逻辑分析仪。这两种方法的使用效果要视具体情况而定。挑战在于确定哪种方法更适合您的设计。可以自问以下几个问题：

<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

预计问题是什么？

如果您认为预计问题仅限于FPGA内部的功能问题，那么使用嵌入式逻辑分析仪可以提供要求的所有调试能力。然而，如果您预计会出现更大的调试问题，需要验证定时余量，把内部FPGA活动与电路板上的其它活动联系起来，或需要更强大的触发功能，那么更适合使用外部测试设备来满足您调试需求。

除状态数据外，您是否还需要查看快速定时信息？

外部MSO或逻辑分析仪可以以远远低于1 ns的分辨率查看FPGA信号的详细定时关系。这有助于检验事件的实际发生状况是否符合设计方案，并检验设计的定时余量。嵌入式逻辑分析仪只能捕获与FPGA中存在的指定时钟同步的数据。

您需要捕获多深的数据？

您可以使用外部MSO 或逻辑分析仪，接入更大的采样深度。例如，在SignalTap II 中，最大采样深度设置为128 Kb，这就是一种设备限制。但是，在外部MSO中，可以捕获最多10M的样点，在逻辑分析仪中，可以捕获最多256M 的样点。这可以帮助您查看更多的问题和可能原因，从而缩短调试时间。

设计中的针脚或资源是否受到限制？

使用嵌入式逻辑分析仪不要求额外的输出针脚，但必须占用内部FPGA 资源，实现逻辑分析仪功能。使用外部测试设备要求使用额外的输出针脚，但对占用内部FPGA资源的需求达到最小(或不需要占用内部FPGA资源)。

如果您觉得写得不错的话，请支持一下likee，点一下每篇日志左上角的“顶一下”按钮就行了!谢谢！我的努力需要您的大力支持！