原创 频率合成技术（DDS）

(j) (j=1,2,…,m) 为频率合成器的输出频率。
aij (i=1,2,…,n; j="1",2,…,m)为有理数。
  (7.1.1)式包括了频率合成器的所有结构形式。当n=1时，频率合成器只有一个参考源。
当n>1时，频率合成器有多个参考源。
当m=1时，频率合成器同一时刻只输出一个频率。
当m>1时，频率合成器同一时刻输出多个频率。理论上，由n,m 取值的组合可将频率合成器分为四类：
(1) n＞1,m＞1,代表了有多个参考频率源，同时输出多个频率的频率合成器。
(2) n="1",m＞1时，(7.1.1)式变为：
(7.1.2)
此时，(7.1.2)式代表的频率器合成器为只有一个参考频率，同时输出多个频率的频率合成器。
(3) n＞1,m=1时，(7.1.1)式变为一个方程：(7.1.3)
(7.1.3)式代表单输出的非相干频率合成器(4) n="1",m=1时，(7.1.1)式变为：
(7.1.4)
( ) f afi
  (7.1.4)式代表只有一个参考源，每次只输出一个频率，输出频率随频率变换系数的变化而改变的频率合成器，这种频率合成器被称为单输出相干频率合成器，实际应用最广，也是我们研究的主要对象。
  频率合成器按频率综合方法可分为直接合成式(Direct Synthesizer)和间接合成式(IndirectSynthesizer)；从输出信号间的相位关系可分为相干源和非相干源。本文主要研究相干频率合成技术。
7.1.2 频率合成器的分类
  频率合成器一般分为直接式、间接式和直接数字式三种基本类型。
一. 直接式频率合成器
  这是最早出现最先使用的一种频率合成器。它是由一个或多个晶体振荡器经过开关转换、分频、倍频、混频、滤波得到所需要的频率。虽然提出的时间早，最初的方案也显得十分落后，但由于直接模拟合成具有频率捷变速度快，相位噪声低的主要优点而使之在频率合成领域占有重要的地位。
  直接模拟频率合成器容易产生过多的杂散分量以及设备量大是其主要缺点。近年来随着声表面波(SAW)技术的发展，新型的SAW直接式频率合成器实现了较低的相位噪声、更多的跳频频道、快的频率捷变速度、小体积和中等价格。预计随着SAW技术的成熟，SAW直接频率合成技术将使直接模拟频率合成器再现辉煌。
  SAW直接式频率合成器主要由SAW梳齿频率产生器、SAW滤波器以及高速转换开关、分频器、倍频器组成。目前国外已研制出SAW频率合成器。如美国飞机公司（Aircraft Corp）研制的雷达频率合成器方框图如图7.1.1所示。图7.1.1 SAW滤波器频综器方框图
  所达到的技术指标如下：
频率范围：1369MHz～1606MHz
跳频点数：N=243
频率间隔：
相位噪声：
频率转换时间：
寄生杂散：－47dBc
?f MHz = 1
￡( ) / 10 110 KHz dBc Hz = ?
t s = 01. μ
美国TRW公司研制的四级多次合成SAW频率合
成器方框图如图7.1.2所示：
图7.1.2 四级模块型多次合成频综器方框图
  这种频率合成的技术指标为：
频率范围：1280MHz～1528MHz
跳频点数：N=256
频率间隔：Δf=1MHz
杂散抑制：－43dBc
频率转换时间：
其它公司也研制出了SAW频率合成器，但已经装备实用的还不多。
t s = 0 025 . μ
二. 间接式频率合成器
  间接式频率合成器有模拟和数字两种，分别为模拟间接式频率合器和数字间接式频率合成器。
1. 模拟间接式频率合成
模拟间接式频率合成具有多种技术途径，分述如下：
a.注入锁相振荡源
  将一个外来基准信号源注入到被锁振荡器时，被锁振荡器所产生振荡的相位和外来基准信号的相位之差保持恒定，称为注入锁相。
  图7.1.3示出一4GHz注入锁相振荡源方框图。
它由五部分组成：1. 400MHz晶振倍频参考源。包括一级100MHz晶体振荡器，一级放大器，一级四倍器倍频器；2. 400MHz被锁振荡器；3. 400MHz四端环行器；4. 400MHz十倍频器。5. 400MHz锁定指示与失锁告警电路。
图7.1.3 4GHz 注入锁相振荡源方框图
晶振放大四倍频器3dB衰减器十倍频器带通衰减器
被锁振荡器
相移器鉴相器
至失锁告警
至锁定指示
400MHz晶振倍频参考源四端环行器十倍频器
  注入锁相是在400MHz振荡器上实现的。晶振倍频给出400MHz 30mW的注入功率。相位锁定时，振荡器输出600mW功，经十倍频器，得到4GHz30mW的微波功率输出。
  注入锁相的原理是这样的：当频率为ωi参考源信号经环行器Ⅰ的1，2端注入到被锁振荡器时，调节振荡器的自由振荡频率ω0，使ω０趋近于ωi,从而使起始频差减小，当(锁定带宽)时，则振荡器的相位立即被参考源锁定。相位锁定后，振荡器的频率，这时振荡器具有和晶振级一样高的频稳度，并输出功率，经由环行器Ⅰ的2臂至环行器Ⅱ及十倍频器，得到高频率稳定度的微波功率输出。
  注入锁相振荡源，实质上是用频率稳定度高的小功率晶振倍频参考源去稳定高频大功率振荡器的频率。注入锁相的方案在很大程度上受到直接频率合成方案的影响，噪声抑制性能差及不能可靠入锁是其缺点。
b. 模拟环路锁相源
  图7.1.4为一4GHz模拟锁相环振荡源方框图。该振荡源在400MHz构成锁相环路，环路包含400MHz鉴相器，无源比例积分滤波器和400MHz压控振荡器。
400MHz压控振荡器输出400mW功率。经十倍频后得到4GHz 30mW输出。
图7.1.4 4GHz模拟锁相振荡源方框图
400MHz参考源鉴相器低通
滤波器
压控
振荡器十倍频器
400MHz
400mW
400MHz
20mW
400MHz锁相环路
4GHz
30mW
c. 取样锁相振荡源
  取样锁相振荡源是模拟间接频率合成的一种。图7.1.5所示的是一6GHz取样锁相振荡源的实际电路的方框图，其中虚线方框内是1GHz的取样锁相环路。
图7.1.5 6GHz取样锁相振荡源方框图
晶振放大脉冲形成电路取样鉴相器压控振荡器六倍频直放比较器
低通滤波器
积分器
环行器
1GHz
6GHz
1GHz取样锁相环
其工作原理为：
  由100MHz晶振来的正弦信号，经脉冲形成电路，变成重复频率为100MHz的窄脉冲。100MHz窄脉冲作为参考信号，和1GHz的压控振荡器信号一起加到取样鉴相器，取样鉴相器输出的误差电压控制压控振荡器的输出频率，当压控振荡器的频率为100MHz的整数倍（这里为10倍）时，取样鉴相器输出直流误差电压，环路趋于稳定，达到相位锁定状态，压控振荡器输出和晶振参考源一样稳定的1GHz信号。该信号经六倍频后输出6GHz频率。比较器、积分器及直放构成扩捕电路。
2. 锁频环频率合成器
  锁频环（FLL）提供了另一种间接频率合成方法。与PLL不同，FLL频率稳定度取决于鉴频器中的无源色散元件如谐振子或延迟线的相位稳定度。图7.1.6为典型的FLL方框图。VCO的一部分输出加到鉴频器的输入端，VCO输出频率的变化被转换为电压的变化，该电压经放大、滤波送到VCO的压控端，从而使VCO的频率变化减小。FLL带内相噪取决于VCO的相噪、开环增益及环路部件的附加相噪。同模拟PLL类似，FLL的频率切换也是靠VCO的粗调电压使频率落入相位的捕捉带内来实现。
图7.1.6 锁频环框图
3. 数字锁相频率合成器
  数字锁相频率合成器是以数字锁相环为基础构成的锁相频率合成器。应用数字鉴相器和可编程数字分频器是数字锁相频率合成器有别于模拟锁相频率合成器的主要特征。其基本框图如图7.1.7所示。其中VCO频率锁相到参考源的谐波频率上，谐波次数等于数字分频器的分频比。
图7.1.7 数字锁相频率合成器原理框图
参考源鉴相器环路放大及滤波VCO
可编程分频器
fout
  利用可编程分频器，使被合成的频率都有合适的分频比，可得到频率间隔相等的频率。除了鉴相是在参考频率及VCO的分谐波频率下完成外，这一锁相环的工作原理与模拟环路锁相振荡源的工作原理类似。用数字指令改变分频比以完成频率切换。具有鉴频功能的数字鉴相器输出与频率有关的误差电压经放大、滤波，使VCO的频率达到锁定。有些情况下，为了缩短频率切换时间，需要外加辅助扩捕电路。
  由于使用了数字器件，数字锁相频率合成器的带内相位噪声受鉴频/鉴相器、数字分频器、参考源、环路放大器等多项累积噪声的限制，所以数字锁相频率合成器的相噪性能比模拟频率合成器的要差，一般被认为应用于对相噪要求不很高的场合。事实上，只要合理优化设计合成器方案，有效控制数字器件引入的噪声，数字锁相频率合成器的相位噪声完全可以做得很低。
三. 直接数字频率合成器
  直接数字频率合成器(DDFS)由相位累加器，只读存贮器(ROM)，数模变换器(DAC)及平滑滤波器组成。在参考源时钟的控制下，相位累加器依据数字指令，产生以数字方式逼近的线性增加的相位函数。相位累加器的输出送到ROM的查询表中，把相位码转换为正弦波形的幅度码。ROM的输出送DAC，产生正弦形的阶梯波，最后经低通滤器平滑得到所需频率的波形。
  DDFS的主要优点是相位连续的快速频率切换，极高的频率分辨率，小体积及低成本。其主要缺点是工作频率有限，相噪及杂散相对高。
四. 各种频率合成技术的特点分析
  直接式频率合成器的优点：输出信号有相干和非相干两种，可达到微秒级、亚微秒级的频率切换速度是直接式合成技术的主要特色，这是间接合成方法所无法比拟的，此外，相位噪声可以做得低也是直接式合成技术的优点。
  直接式频率合成器的缺点：电路结构复杂、体积大、成本较高、研制调试一般比较困难，由于采用了大量的混频、滤波环节，直接模拟频率合成器都很难抑制因非线性效应而引入的杂波干扰，因而难以达到较高的杂波抑制度。
锁相频率合成器优缺点分析
  锁相频率合成器利用了相位反馈控制原理来稳频，在对频率切换速度要求不高，但对相位噪声、杂散抑制要求较高时，锁相频率合成有其特殊的优势。
  模拟锁相频率合成器的优点是能获得较低的相噪，其缺点是模拟锁相的锁定不可靠，需要外加辅助频率捕获措施，输出频率点数少。
  数字锁相频率合成器的优点是不需要外部辅助频率捕获，可用数字指令来选择输出频率，输出频率点数多，易于集成。其缺点是带内相位噪声不仅受限于参考源的相噪，也受数字鉴相器、数字分频器等数字器件相噪的限制。
  由于间接式合成器结构简单，性能优越，因此锁相频率合成技术一提出就得到了非常迅速的发展，很快成为频率合成领域中最活跃的一个技术主流。
直接数字频率合成器优缺点分析：
(1) 频率切换速度快；
(2) 极高的频率分辨率；
(3) 频率切换时保持相位的连续性；
(4) 相对带宽很宽；
(5) 全数字化实现便于单片集成。
主要缺点是工作频率受到限制，相噪及杂散相对较高。
7.1.3 频率合成器的主要技术指标
  频率合成器设计方案的选择取决于系统对频率合成器技术指标的要求。当技术指标确定后，即可根据要求优化频率合成器方案。技术指标基本上决定了频率合成器的成本、体积、重量以及技术实现的难易程度。
(1) 工作频率和频率范围
  工作频率就是在特定的工作条件下，频率合成器所产生的稳定载频的标称频率值。通常用实际测量的估计值表示。
  频率范围是指频率合成器在满足规定的技术条件下的最高工作频率与最低工作频率之差。即?f f f H L = ?
  也常用相对带宽表示。即式中fH，fL分别为频率源的最高和最低工作频率。频率范围是选择频率合成器方案的重要因素之一。
(2) 频率间隔和跳频点数
  频率合成器相邻两个工作频率之差的绝对值称为跳频间隔，也称频率分辨率。通常用最大频率间隔和最小频率间隔表示。
  频率合成器满足指标要求的工作频率点数称为跳频点数，也称通道数。
(3) 频率转换时间(Frequency Switching Time)  从发出频率转换指令开始，到频率转换完毕，并进入允许的相位误差范围所需要的时间称为频率转换时间。对于变容管调谐的电压控制振荡器来说其转换时间在ns量级。直接式频率合成器的转换速度取决于各部分电路的响应时间，一般放大、混频、倍频、分频电路和速度是很快的，主要限制来自电路中的滤波器以及控制电路的响应时间。总之，直接式频率合成器的频率转换时间容易达到1～2微秒。
  锁相环频率合成器的速度主要受限于环路本身，其环路带宽有限，通常在100～200KHz以下，因此切换时间在几十微秒甚至几百微秒。雷达和电子对抗用的频率合成器频率间隔较大，至少几兆赫，因此允许环路带宽比其它用途的锁相环(几KHz)大得多，但实际电路设计受到器件参数的限制，环路带宽不可能非常大。其频率转换时间一般不小于10微秒。
(4) 谐波抑制和杂散抑制
  所谓谐波，是指与输出信号有相干关系的信号。在频谱上反映为信号频率f0的整数倍nf0频率处的单根谱线(n=2,3,4,……)谐波功率与载波功率之比称为谐波抑制。
  杂散系指和输出信号没有谐波关系的一些无用谱。在频谱上可能表现为若干对称边带，也可能表现为信号频率f0谱线旁存在的非谐波关系的离散单根谱线。这些谱线的幅度一般都高于噪声。杂散抑制就是指与载波频率成非谐波关系的离散频谱功率与载波功率之比。
  频率源中的谐波和杂散主要由频率源中的非线性元件产生，也有机内机外干扰信号的影响。另外，当频率源的电源质量较差时，电源纹波也会在频率源输出信号中引起杂波，它们常以离散的单根谱线出现在距载频50Hz,100Hz,200Hz等处。
  直接式频率合成器的杂散输出比较多，某些分量可能较大。相比之下，锁相环频率合成器，由于锁相环路的抑制作用，它的杂散成份比较少，一般容易达到-60dBc的杂散抑制。
(5) 长期频率稳定度
  频率合成器在规定的外界条件下，在一定时间(年，月，日，时)内工作频率的相对变化，称为长期频率稳定度。
  频率合成器的长期频率稳定度与它所选用的参考标准源的长期频率稳定度相同。对频率合成器的长期频率稳定度的要求与应用场合有关。一般来说，独立工作的雷达系统对频率合成器的长期频率稳定度没有特殊要求。在无线电导航、定位系统中对长期稳定度有高的要求，如GPS接收机要求本振的长期频率稳定度要达到10-9/天的数量级。
(6) 短期频率稳定度
  短期频率稳定度是频率合成器的主要质量指标，通常所说的短期频率稳定度主要指各种随机噪声造成的瞬时频率或相位起伏，即相位噪声。
  相位噪声是频率合成器的一项主要质量指标，它表征合成器输出频率的短期频率稳定度。频率合成器的相位噪声直接影响多种系统的性能指标。
  例如雷达中的多普勒测速雷达利用多普勒频移得到速度数据，动目标显示雷达利用多普勒效应在时域上从背景中提取动目标信息，脉冲多普勒利用多普勒效应在频域上滤除地物和气象杂波，提取动目标信息等，都要求发射激励源和接收本振源高度稳定。
  再比如通信系统中，当频率合成器作为发射设备的主振，或者是作为接收机的本振时，无论是线性调制(如幅度调制、单边带调制、脉冲调制)还是角度调制(FM、PM)，相位噪声在解调过程中都会和所需信号一样出现在解调端，其结果是使话路信噪比降低，或者误码率增加。
  随着各种通信方式和通信容量的飞速发展，有限的频率资源显得越来越紧张，采用相位路径的数字调制体制成为解决这一问题的主要技术途径。PSK体制对本振相噪有更高的要求。分析表明，在误码率一定时，PSK体制的比特率越高，要求本振的频率的稳定度也越高。因此通信系统频率合成器的相位噪声也是影响系统性能的关键因素。
图7.1.8 各种系统对本振相噪的要求
7.1.4 短期频率稳定度的定义
  以IEEE时间与频率分委员会所推荐，并在实践中得到比较广泛应用的相位噪声功率谱密度及阿仑方差来定义频率短期稳定度。所定义的量，实际上表征的是频率源的频率短期不稳定度。
  一个无噪声的理想正弦信号可以表示为：
(7.1.5)
其中都是常数。此时它的频谱可以用一根谱线来表示。
  由于随机噪声对此信号的干扰，使实际输出成为(7.1.6)
  式中，ε(t),?(t)是由噪声引起的幅度起伏和相位起伏。实际上ε(t)比较容易消除。由于有源器件的非线性限幅，调幅电平都很低，可优于-100dBc甚至到-160dBc。
  相位起伏成为影响频率稳定度的主要因素，因此在讨论频率稳定度时，可将幅度视为常数，此时频率源的输出信号可以表示为
(7.1.7)
其中，U0是标称幅度；f0是频率源的标称频率，我们将相位起伏归结为?(t)，而认为f0是一个常数，?(t)可以看作是一满足Ergodic条件的平稳随机过程。
(一) 表征相位噪声的物理量
1. ?(t) 式(7.1.7 )中的?(t)表示频率源输出信号的瞬时相位抖动(rad)。
2.它是?(t)的归一化值，称为瞬时相对相位抖动(s)。
3.它是?(t)的时间变化率，称为瞬时频率抖动(Hz)。
4.它是的归一化值，称为瞬时相对频率抖动。  在标称频率不同时，将不同频率源的?(t)或f(t)加以比较是没有意义的，因此，在频率稳定度的讨论中，主要使用它们的归一化值x(t)与y(t)。其中y(t)的使用更为广泛。
(二) 频率稳定度的频域表征
  实际中人们感兴趣的不是各种起伏的谱密度而是与载波电平有关的相位抖动的实际边带功率，这正是“单边带相位噪声”的含义。
  单边带相位噪声谱密度(SSB phase noisespectral dencity)定义：偏离载频fm处，在1Hz带宽内的单边带相位噪声功率与载波功率之比，通常用对数表示。
  式中：
￡(fm) — 单边带相位噪声谱密度，dBc/Hz;
Pn(fm) — 偏移载频fm处，1Hz带宽内的单边带相位噪声功率，mw/Hz;
Pc — 载波功率mw;
fm —偏移载频的频率值，也称付氏频率或调制频率，Hz。
  瞬时相对频率抖动y(t)的单边带功率谱密度Sy(f)(1/Hz)和瞬时相位抖动?(t)的单边带功率谱密度S?(f) (rad2/Hz)的关系为：
(1/Hz) (7.1.9)
当?(t)<<1rad时，下面推导S?(fm)与￡(fm)的关系。
(7.1.15)
(三) 频率稳定度的时域表征
  IEEE的时间与频率分委员会1971年推荐阿仑方差作为频率稳定度的时域表征，其定义为：(7.1.16)
式中：
τ—采样时间
  阿仑方差是T＝τ的条件下，无穷多组连续两次采样测量的方差平均值之半。
  事实上，两次采样只可能是有限次的测量，两次采样之间总会有一定的间隙。于是，在实际测量用阿仑方差的估计值表征：
(7.1.17)
式中：N—采样次数。
τ—采样时间。
(四) 时域表征与频域表征的关系
  频率稳定度的定义，无论是频域的还是时域的，所表征的都是同一个物理本质，即频率源输出信号的频率在标称频率附近的抖动程度，因此上述频域表征与时域表征之间，必然存在着内在的联系。
  阿仑方差的传输函数为
(7.1.18) H f f
  如果已知噪声功率谱Sy(f)，阿仑方差可由下式求得(7.1.19)
  频率稳定度的时频域表征虽然表征的是同一物量本质，但频域表征相对于时域表征而言，具有更多的优点，理由陈述如下：
1. 频域表征直接代表了造成频率不稳的各噪声、干扰分量的频率位置与电平大小，十分明确清晰。相比之下，时域表征的频率稳定度只是代表了所有这些分量所引起的频率起伏的总方差。这个总方差不能反映它是由哪些频谱分量构成的，各分量之间的比例多少。因此时域表征的是笼统的总和值，而频域表征的是它们的构造。
2. 已知频域中的相噪谱，可以计算出时域中的频率稳定度，反之，已知时域中的总方差并不一定能求得相噪谱。
3. 相噪谱的分析、计算与测量可以直接指导电路的设计。振荡器、放大器、混频器、倍频器、分频器等电路单元的相位噪声可以定量计算或测量，这样就有可能预先分配各单元的指标，进行估算，对频率合成器电路优化设计。
4. 系统总体设计合理化。根据频率源相位噪声可以计算雷达、通信等电子系统与频率源相位噪声密切相关的各性能指标。反之，根据总体设计指标可以计算出对频率源相噪性能的要求，估算各项性能要求在频率源设计上能否达到等等。所以采用相噪谱表示频率源的性能将使总体设计建立在可靠的分析基础上。
7.2 数字锁相环频率合成器
  锁相环路(PLL)是一个能够跟踪输入信号相位的闭环自动控制系统，广泛应用于电子工程领域中。
  1932年，Bellescize发表了锁相环路的数学描述和同步检波的理论，锁相技术首先被用在同步接收中，为同步检波提供了一个与输入信号载波同频同相的本地参考信号。
同步检波能够在低信噪比条件下工作，且没有大信号检波时导致失真的缺点，因而受到人们的关注，但由于电路构成复杂以及成本高等原因，当时没有获得广泛应用。
  1943年锁相环路第一次应用于黑白电视接收机水平同步电路中，它可以抑制外部噪声对同步信号的干扰，使电视图像稳定清晰。从此，锁相环路开始得到了应用。
  五十年代，随着空间技术的发展，Jaffe和Rechtin研制成功利用锁相环路作为导弹信标的跟踪滤波器，他们发表了含有噪声效应的锁相环路线性理论分析文章，解决了锁相环路最佳设计化问题。
  六十年代初，Viterbi研究了无噪声锁相环路的非线性理论问题。
  六十年代末，随着数字技术和微电子技术的发展，出现了数字锁相频率合成器。
  七十年代以后，逐渐出现了集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路。锁相环路逐渐变成了一个成本低，使用方便的多功能组件。
7.2.1
数字锁相频率合成器的基本参数
1. 数学模型
  一相位反馈控制系统的方框图如7.2.1所示。正向增益G(S)；反向增益H(S)；开环增益G(S)H(S)；G(S)和H(S)是与频率有关的量。
图7.2.1 相位反馈控制系统方框图
  闭环增益，也就是相位传递函数为(7.2.1)
  数字锁相频率合成器[图7.2.2(a)所示]由参考源、数字鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)及环路分频器组成。
  设鉴相频率比环路的三分贝带宽高得多，则其线性化相位模型图[7.2.2(b)]恰是图7.2.1所示的相位反馈控制系统。
图7.2.2 数字频率合成器的组成和相位模型(a)基本数字PLL频率合成器组成框图(b)数字PLL频率合成器基本相位模型  ，H(S)=1/N。
  相位传递函数为
(7.2.2)
  相位误差传递函数为
(7.2.3)
  根据传递函数特征方程的阶
数可将PLL分为一阶环，二阶环，三阶环等。因此，环路的阶主要由低通滤波器传函F(S)决定。  一阶锁相环为环路内不含有低通滤波器，即F(S)=1的环路，传函，所以环路增益是设计者能调整的唯一参数。一阶锁相环对噪声的抑制一般不及二阶锁相环，因而在频率合成器中很少使用。
  二阶锁相环路在实际应用中最多，广泛应用于频率合成器锁相环路的低通滤波器有无源RC积分滤波器、无源比例积分滤波器和有源比例积分滤波器三种(图7.2.3)。
图7.2.3 二阶锁相频率合成器的三种低通滤波器  二阶锁相频率合成器中应用无源RC积分滤波器时正向增益，所以有效的电路参数为τ和KP、KV。
  应用无源比例积分滤波器时正向增益，因此滤波器具有两个独立的时间常数，使得锁相环的增益、环路自然谐振频率和阻尼系数可以独立选择，在相位频率特性上有相位的超前作用，G S
这种超前作用对环路的稳定性、牵引能力、快捕性能起到改善作用。
  应用有源比例积分滤波器的正向增益。
这种滤波器除具有无源比例积分滤波器的优点外，减小了系统对干扰的敏感度，还能够传输大幅度输出电压。
  图7.2.4所示的是三阶锁相环路中的一种环路滤波器，该环路滤波器包含两个有源滤波器。
正向增益。
图7.2.4 三阶锁相环路的环路滤波器
2. 噪声带宽
  以赫兹为单位的系统噪声带宽Bn和3分贝带宽B3dB在合成器的设计中是十分重要的参数。系统的噪声带宽被定义为
(7.2.4)
令就可得出了3分贝带宽的表达式。
3. 线性跟踪
  稳态相位误差是指环路进入锁定状态以后的静态误差值，表示为θes。θes表示环路跟踪精度的重要指标。稳态相位误差可利用拉氏变换的终值定理求得，即
  对锁相环而言，不同输入相位信号形式，不同的环路参数对跟踪线性性能具有不同的影响，输入相位θi(t)为阶跃、斜升和抛物线函数时分别代表了输入相位为常量、随时间作线性变化和随时间作加速化的三种情形，  考查当（即），（即）和（即）时环路的稳态相位误差说明了环路的跟踪性能。
  输入相位θi(t)为相位阶跃时，  这说明不论对什么形式的环路输入相位阶跃（只要F(S)≠0）都不会引起稳态相位误差。
  输入相位θi(t)为相位斜升，即时，采用无源RC积分滤波器和无源比例积分滤波器的环路稳态相位误差;采用有源比例积分滤波器的环路稳态相位误差θes=0 。
  输入相位θi(t)为抛物线函数，即时，采用无源RC积分滤波器和无源比例积分滤波器的环路稳态相位误差；
  采用有源比例积分滤波器的环路稳态相位误差。因此二阶环路中采用有源比例积分滤波器的环路跟踪性能强。
  如图7.2.4所示有源滤波器三阶锁相环对相位阶跃，相位斜升和相位抛物线输入引起的稳频误差都为零。这是花费系统的复杂性而获得多方面的适应性。
4. 稳定性
  锁相频率合成器是一种反馈系统，所以它有引起振荡的可能性。锁相环是一个非线性系统，非线性系统平衡状态的稳定性不仅与系统本身的参数有关，而且也与外加扰动的强弱有关。
  根据使平衡状态被破坏的扰动的大小，非线性系统的稳定性可分为强干扰作用下的大稳定性问题和弱干扰作用下的小稳定性问题。
  由于强干扰作用下环路失锁处于捕捉状态，因此大稳定性问题的研究主要是研究捕捉状态的问题，同步状态下小稳定性问题的研究，实际上是线性化系统稳定性的问题。
  当外部干扰所引起的相位差的起伏小到可将环路看作是线性系统时，锁相环路的稳定性分析只与环路参数有关。此时判别锁相频率合成器稳定性有很多判别依据，如根轨迹法，劳斯－霍尔维茨准则，奈奎斯特准则和波特准则等。
  数字锁相频率合成器进行稳定性分析时，需要考虑数字鉴相器和分频器延迟对稳定性的影响。
7.2.2 数字锁相频率合成器组态
1. 单环数字锁相频率合成器
  图7.2.5是单环数字锁相频率合成器的原理方框图，VCO的输出信号fout经N次分频后，与参考信号fref经R分频所得之fPD一起送入数字鉴相器进行相位比较，数字鉴相器由数字电路组成，其鉴相特性不再是正弦波曲线，鉴相器输出相应的误差电压加在VCO的变容管调谐端，使VCO振荡在一固定频率上。
图7.2.5
数字锁相单环频率合成器原理框图
晶振
参考源
可编程分频器
1/N
1/R 鉴相器低通滤波器直流放大器VCO
  合成器的频率选择通过频道选择器(控制面板)来实现，频道选择器的作用是改变可编程分频器的分频比。因为fPD在很多应用场合(如通信中)为千赫量级，如10KHz,25KHz等,而在这种频率上制造稳定的低噪声晶体振荡器是不经济的(参考振荡器的频率通常是在1～100MHz之间)，所以通过采用除R分频器解决这一问题。当环路锁定时(7.2.6) f Nf out PD =
  单环数字锁相频率合成器的工作频率主要受限于可编程分频器的最高分频频率。
  提高单环锁相频率合成器的工作频率，一是在VCO与可编程分频器之间增加固定分频比的分频器，如除8分频器UPG506B，将6～14GHZ的VCO频率分频到0.75～1.75GHz；二是在VCO输出fout之后加倍频器；这两种方法带来的后果是合成器输出的频率步进增大了。
  频率合成器的输出带宽一般受限于VCO，VCO输出20％的相对带宽是容易达到的，最宽的可输出超倍频程带宽。宽带VCO带来了输出频带的好处，同时也使压控灵敏度增大，导致输出相位噪声变差，频带每增加一倍，相位噪声恶化20lg2＝6dB。
  单环合成器输出的频率步进等于fPD, fPD一般不能取得太小，通常不小于1KHz，鉴相频率太低，对fPD的滤波会使环路滤波器的带宽变得很窄，从而使锁相环路的捕捉带很窄，锁定时间变长，甚至长到不能容忍的地步。解决这个问题的一个办法是用多环路频率合成器。
  锁相频率合成器的相位噪声与环路各部件的相噪都有关，总的相噪可以根据各部件的相噪及环路参数估算，一般单环合成器环路分频比较大时，输出相位噪声较大。相位噪声与频率步进需要折衷考虑，在追求低相噪指标时，提高fPD和减小N是有利的。
  数字锁相频率合成器在不外加快捕电路，只依靠环路本身进行捕捉时，加大环路带宽、提高fPD可以缩短捕捉时间，但一般不小于30μs。若有更高的频率转换速度要求，则需要增加快捕电路，或者考虑使用直接式频率合成方案。
  锁相频率合成器的杂散由于环路的抑制作用，一般容易达到-60dBc以下的电平。
  单环锁相频率合成具有结构简单的特点，在工作频率、相位噪声、频率分辨率和频率转换时间等几项指标没有特殊要求时，电路调试亦较容易，因此在数字通信、移动通信中广泛采用单环数字锁相频率合成器的作为本振。
2. 多环锁相频率合成器
  单环锁相频率合成器的相位噪声和频率分辨率是一对矛盾的指标，需要同时兼顾时，多环锁相频率合成是解决该矛盾的一种方法。图7.2.6(NEC B1471A)是一个三环频率合成器，该频率合成器用于卫星地面站的本振中，要求信道间隔为25KHz的同时输出很低的相位噪声，显然，采用单环频率合成法满足不了使用要求。
图7.2.6
5GHz多环频率合成器功能框图
VCO
N1
R1
32/31
PD
A1
VCO
N2
R2
10/11
PD
A2
1/5
1/20
(100MHz FREQ SYNTH)
HRMC
(200MHz FREQ SYNTH)
1/10
(5GHz Loop)
PD VCO
25MHz
LOGIC
面板
开关
A/D
(80.0—
84.95MHz)
(237.0—
266.0MHz)
4780—
5355MHz
OUT
φV
125KHz
50KHz
  多环频率合成器的频率分辨率、相位噪声及杂散电平都可以做得比较好，这是以增加了系统的复杂度来获得的。
  这里所指的复杂度是与单环合成方案相比而言的，因为对于同样的指标要求，与采用直接模拟频率合成技术的方案相比，多环频率合成便显得不复杂了。
  通常情况下，若频率切换时间不构成主要考虑的因素时，直接模拟频率合成便失去了优势。
  多环频率合成器的频率步进分别由其中的粗调环路和细调环路结合而得到，如图7.2.6中，100MHz环路和200MHz环路分别给出
50KHz和125KHz的频率步进，这两个频率步进在5GHz环路中合成25KHz的输出频率步进。
3. 下变频数字锁相频率合成器
  图7.2.7为载波偏移数字锁相频率合成器的基本原理框图，该电路频率锁定的是VCO输出fout与固定载波fc的差频(f0 - fc)，这样就降低了对数字分频器的频率响应要求，实际上是提高了数字锁相环路合成器的工作频率。根据图7.2.7可知，该频率合成器的输出频率为
(7.2.7) f f Nf out c PD = + ?
图7.2.7
载波偏移数字锁相频率合成器原理框图
  同样，由于实际锁定的频率是(f0 - fc),分频比和鉴相器的噪声基底可以不再是限制输出相位噪声指标的主要因素，fout的相位噪声指标可以做得很好。
  下变频数字锁相频率合成不仅解决了数字锁相环中数字分频的频率响应问题，提高了合成器的工作频率，而且在工作频率提高后，采用这种方案可获得较好的相位噪声指标，因此它是微波波段的低相噪频率合成常采用的一种方法。
4. 小数分频器锁相环频率合成器
  实现小数分频锁相频率合成器的原理方框图如图7.2.8所示。该系统除去虚线框内部分,就是一个普通的频率合成锁相环。
图7.2.8 小数分频锁相频率合成方框图
  相位累加器和脉冲删除电路构成小数分频的控制部分，它和程序分频器一起完成整个小数分频功能，当环路锁定后fout，fr与之间的关系为(7.2.8)
  上式中是一个小数分频比，其中N是它的整数部分分频比有效数字，F是小数部分分频比有效数字，m是小数的位数。
  小数分频频率合成器的可变分频比是随时间而变化的，小数分频值作为平均值而实现。图7.2.9给出了最简单的分频比变化情况。
分频比
图7.2.9 分频比周期性变化
  设参考信号的周期(1/fr)为1个时钟脉冲，在L个时钟脉冲(时间T)内，分频比只从M变化到M+1(只变化1次)，在T时间内，分频比平均值为M+1/L，该小数项(1/L)可扩大到k/L，通过取值k=0,1,2,…，能以1/L步进设置分频比。这时，分频比Move由下式给出Move=M+k/L (0≤k≤L,k为整数)(7.2.9)
  这种分频比的变化可用图7.2.10电路实现。图中的累加器由加法器和锁定电路构成。时钟信号频率等于参考信号频率，一旦增加k，加法器就溢出，这时分频比便变化为
M+1。无溢出信号发生时，分频比保持为M。
图7.2.10 分数值发生电路
  小数分频是一种使分频器的分频比随时间而变化，等效实现了小数分频值的方式。利用小数分频锁相环频率合成的优点是采用单环而不降低参考频率的前提下，提高了输出频率分辨率，解决了普通单环锁相频率合成器参考频率与频率分辨率之间的矛盾。由于提高了参考频率，所以能以扩展锁相环路带宽实现输出频率的高速转换。
  小数分频锁相频率合成以单环结构，兼顾了合成器的低相位噪声、高频率分辨率和快速频率捷变指标，而且可以实现低功耗，因此广泛应用于移动通信中。
  高的杂散是小数分频锁相频率合成中的主要问题，也是限制小数分频锁相频率合成应用的主要原因，采用补偿技术降低杂散电平是小数分频的关键技术。据报到，采用两级相位误差扩散电路的900MHz小数分频锁相频率合成器在50KHz频偏的杂散抑制，已达到了-83dBc。随着小数杂散问题的解决，小数分频频率合成器的应用将越来越广泛。
7.2.3
数字锁相频率合成器部件的相位噪声分析
  在中、长波频率范围内，机外自然噪声很大，限制电子设备检测微弱信号能力的主要因素不是设备的内部噪声。随着短波的应用，又开辟了微波频段，这时，外部噪声急剧减小，机内噪声上升为限制电子设备检测微弱信号能力的主要因素。多年来，人们为提高系统灵敏度在降低机内热噪声方面做了大量工作。现在，热噪声已经降低到了一个很低的水平。热噪声的降低使相位噪声对系统的影响变得尤为突出了。
  频率合成器输出信号的相位噪声，是其中各部件相位噪声的综合表现。在锁相频率合成器中，输出相位噪声是各部件噪声通过锁相环路总的结果。因此必须首先了解各电路中相位噪声产生的机理和特性，才能正确地分析、设计频率合成器。
  在数字锁相频率合成器中，主要包括振荡器、放大器、倍频器、分频器、混频器、鉴相器等。
1 放大器中的相位噪声
  放大器相噪的第一个噪声源是晶体管内部和外部的电阻热噪声及内部的散弹噪声。热噪声和散弹噪声是频谱均匀的白噪声。白噪声叠加在信号上，形成振幅起伏和相位起伏。
  根据分析可知，白噪声叠加在信号上形成振幅起伏和相位起伏，且调幅和调相边带功率在统计基础上是相等的。
  设放大器的噪声系数为NF，则白噪声引起的相位噪声谱密度为
(7.2.11)
  相位噪声功率谱为(7.2.12)
  P0为载波功率，K为波尔兹曼常数，等于1.38×10-23J/K，T为室温，等于290K。S?(f)与在放大器中心频率的位置无关。它随信号电平加大而下降，并与噪声系数成正比。
  放大器相噪的第二个来源是闪烁噪声。它主要是因晶体管结电流Ie的变化产生。闪烁噪声出现在频率的低端，并具有1/f的功率谱分布。由于Ie变化引起晶体管跨导gm和输入阻抗变化，从而对高频信号产生相位调制(即产生振幅至相位的变换)。对应的射频噪声功率谱有1/f的谱形。它引起相位噪声功率密度谱为(7.2.13)
S f a f ?( ) / = ?1
2. 振荡器中的相位噪声
  振荡器中除了有上面分析的相位噪声外，由于自激振荡原理，噪声引起的相位调制还会转化为频率调制。其机理是，当信号相位变化后，为要满足相位平衡条件，信号的频率要跟着变化。
  一个振荡器可以被看作是限幅放大器和正反馈网络两部分组成的闭环系统。图7.2.11表示了这种振荡环路的模型。用这个模型即可分析它的相位噪声。
  已知放大器相位噪声功率谱密度，得到振荡器相位噪声的功率谱密度。
图7.2.11 振荡环路模型
  式(7.2.14)说明振荡器的相位噪声功率谱密度随频偏fm而变化，它的大小与谐振网络的QL值，限幅放大器的噪声系数、增益、功率密切相关。为了获得低相位噪声的振荡器，应优选高QL的谐振网络和低噪声系数的振荡管，并取合适的工作状态，还必须尽可能减小各电路元件的各种消耗。
3. 混频器的相位噪声
  混频器对输入信号作用表示如图7.2.12
图7.2.12混频器对信号的作用
  设
  则
(7.2.15)
  由(7.2.15)式可见，混频器在对频率f1和f2加减的同时，对两个信号的相位?1(t)和?2(t)也进行了加减，因此混频器又可以看作是相位的加法(或减法)器。