原创 重要的SDRAM

    SDRAM已经加上去了，工作随之而来，SDRAM控制器还是比较头痛的，现在正在看Altera官方给的SDRAM控制器设计白皮书，希望早点把控制器给编出来！由于之前AD采集用的是双口RAM来测试，可是现在发现用双口RAM不行，还是要用多FIFO采用乒乓机制来读取AD数据。读写控制都需要重新改，关键是AD采集数据的速度还得跟后面FIFO采集的速度尽量匹配，FIFO的大小需要计算，速度必须匹配。
    还有整个系统程序越来越大，以前那种光写程序没有仿真的方式估计是不行了，还得将各个模块分开来，各个模块进行仿真。工作量还是很大的，还有ARM的显示部分，现在虽然也就勉强进行静态显示，采集的数据怎样动态显示还没有什么头绪，ARM那边的程序还得写还得研究，看来必须把师弟他们一起拉进来了，反正课题他们以后还得继续，他们加入可以加快我们的进度。有人帮忙估计九月中旬就可以把这一部分弄清楚，硬件平台就可以完善了，我也功德圆满可以开始我的算法了！