原创 CMOS电路、反相器

 2006-10-10 22:06  9132 12 16 分类: 模拟

4.6.1  CMOS反相器
    MOSFET有P沟道和N沟道两种，每种中又可分为耗尽型和增强型两类。由N沟道和P沟道MOSFET组成的电路称为互补MOS或CMOS电路。
    图4.6.1(a)表示CMOS反相器电路，由两种增强型MOSFET组成，其中一个为N沟道，另一个为P沟道。图4.6.1(b)为其简化画法。为了电路能正常工作，要求电源电压V_DD＞(V_TN+|V_TP|)
    1. 工作原理
    首先考虑两种极限情况：当v₁输入逻辑0时，相应的电压近似为0V；而当v₁输入逻辑1时，相应的电压近似为V_DD。假设N沟道管T_N为工作管，P沟道管T_p为负载管。由于电路是互补对称的，这种假设可以是任意的，其结果相同。
    图4.6.2分析了当v₁＝V_DD时的工作情况。参看图4.6.2(b)。在T_N的输出特性i_D-v_DS曲线簇中选择V_GSN=V_DD，并叠加一条负载线，它是负载管T_p在v_SGP=0V时的输出特性i_D-v_SD。由于v_SGP＜V_T(V_TN=|V_TP|=V_T)，负载曲线几乎是一条与横轴重合的水平线。两条曲线的交点即工作点。显然，这时的V_DSN=0V，由于电路的输出V_O=V_DSN，故V_OL＝0V(典型值＜10mV)，而通过两管的电流接近于零。这就是说，电路的功耗很小（微瓦数量级）。


(a)电路
图4.6.1 CMOS反相器


(a)电路
图4.6.2 CMOS反相器在输入为高电平时的图解分析

图4.6.3分析了另一种极限情况，此时对应于v_I＝0V，其工作状态示于图4.6.3(b)中。此时工作管T_N在v_GSN＝0的情况下运用，其输出特性i_D-v_DS几乎与横轴重合，负载曲线是负载管T_p在v_GSP=V_DD时的输出特性i_D-v_DS。由图可知，工作点决定了V_OH≈V_DD；通过两器件的电流接近于零值。可见上述两种极限情况下的功耗都很低。


(a)电路	(b)图解
图4.6.3 CMOS反相器在输入为低电平时的图解分析

    由此可知，基本CMOS反相器近似于理想的逻辑单元，其输出电压接近于零或＋V_DD，而功耗几乎为零。
    2. 传输特性
    COMS反相器的传输特性可仿照前述图解步骤来求得，改变v₁的值，可得出相应的v₀值。图4.6.4表示CMOS反相器的典型传输特性。图中V_DD＝10V，V_TN=|V_TP|=V_T=2V。由于V_DD＞(V_TN+|V_TP|)，因此，当V_DD-|V_TP|>v_I＞V_TN时，T_N和T_P两管同时导通。考虑到电路是互补对称的，一器件可将另一器件视为它的漏极负载。还应注意到，器件在放大区（饱和区），呈现恒流特性，两器件之一可当做高阻值的负载。因此，在过渡区域，传输特性变化比较急剧。两管在I_DD/2处转换状态。

self

图4.6.4 CMOS反相器的传输特性

3. 工作速度
CMOS反相器在电容负载情况下，它的开通时间与关闭时间是相等的，这是因为电路具有互补对称的性质。图4.6.5表示当v_I＝0V时，T_N截止，T_P导通，由V_DD通过T_P向负载电容C_L充电的情况。由于CMOS反相器中，两管g_m值均设计得较大，其导通电阻较小，充电回路的时间常数较小。电容C_L的放电过程类似。CMOS反相器的平均传输延迟时间约为10ns。


(a)电路	(b)负载电容充电
图4.6.5 CMOS反相器在电容负载下的工作情况

   4.6.2 CMOS门电路
    1. 与非门电路
    图4.6.6是2输入端CMOS与非门电路，其中包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。

因此，这种电路具有与非的逻辑功能，即

L=A·B

    n个输入端的与非门必须有n个NMOS管串联和n个PMOS管并联。
    2. 或非门电路
    图4.6.7是2输入端CMOS或非门电路。其中包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。当输入端A、B中只要有一个为高电平时，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。

图4.6.7 CMOS或非门

因此，这种电路具有或非的逻辑功能，其逻辑表达式为

L=A+B

    显然，n个输入端的或非门必须有n个NMOS管并联和n个PMOS管串联。
    比较CMOS与非门（图4.6.6）和或非门（图4.6.7）可知，与非门的工作管是彼此串联的，其输出电压随管子个数的增加而增加；或非门则相反，工作管彼此并联，对输出电压不致有明显的影响。因而或非门用得较多。
    3. 异或门电路
    CMOS异或门电路如图4.6.8所示。它由一级或非门和一级与或非门组成。或非门的输出X=A+B，与或非门的输出L即为输入A、B的异或。

图4.6.8 异或门电路

如在异或门的后面增加一级反相器就构成同或门,L=A·B+A·B。异或门和同或门的逻辑符号如图2.6.9所示。


(a)异或门	(b)同或门
图4.6.9 异或门和同或门的逻辑符号

CMOS逻辑门电路中，除上述几种外，还有三态门、缓冲器等类型。
4.6.3 BiCMOS门电路

双极型CMOS(或BiCMOS)的特点在于，利用了双极型器件的速度快和MOSFET的功耗低两方面的优势，因而这种逻辑门电路受到用户的重视。
1. BiCMOS反相器

    图4.6.10表示基本的BiCMOS反相器电路，为了清楚起见，MOSFET用符号M表示，BJT用T表示。T₁和T₂构成推拉式输出级。而M_P、M_N、M₁、M₂所组成的输入级与基本的CMOS反相器很相似。输入信号v_I同时作用于M_P、M_N的栅极。当v_I为高电压时，M_N导通而M_P截止；而当v_I为低电压时，情况则相反，M_P导通，M_N截止。当输出端接有同类BiCMOS门电路时，输出级能提供足够大的电流为电容性负载充电。同理，已充电的电容负载也能迅速的通过T₂放电。
    上述电路中，T₁和T₂的基区存储电荷亦可通过M₁和M₂释放，以加快电路的开关速度。当v_I为高电压时M₁导通，T₁基区的存储电荷迅速消散。这种作用与TTL门电路的输入级中T₁类似。同理，当v_I为低电压时，电源电压V_DD通过M_P以激励M₂，使M₂导通，显然，T₂基区的存储电荷通过M₂而消散。可见，门电路的开关速度可得到改善。
    2. BiCMOS门电路
    根据CMOS门电路的结构和工作原理，同样可以用BiCMOS技术实现或非门和与非门。如果要实现或非逻辑关系，输入信号用来驱动并联的N沟道MOSFET，而P沟道MOSFET则彼此串联。这一思路可用图4.6.11所示的2输入端或非门来说明。若两输入端A和B均为低电平时，则两个MOSFET，M_PA和M_PB均导通，T₁导通而M_NA和M_NB均截止，输出L为高电平，与此同时，M₁通过M_PA和M_PB被V_DD所激励，从而为T₂的基区存储电荷提供一条释放通路。

self

                                  图4.6.11 2输入端或非门电路
    另一方面，当两输入端A和B中之一为高电平时，则M_PA和M_PB的通路被断开，并且M_PA或M_PB导通，将使输出端为低电平。同时，M_1A或M_1B为T₁的基极存储电荷提供一条释放道路。由此可见，在图4.6.11的逻辑电路中，只要有一个输入端接高电平，输出即为低电平。同理，可以构成与非门电路。

    4.6.4 CMOS传输门
    MOSFET的输出特性在原点附近呈线性对称关系，因而它们常用作模拟开关。模拟开关广泛地用于取样－保持电路、斩波电路、模数和数模转换电路等。

		所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型 MOSFET并联而成，如图4.6.12(a)所示。图 4.6.12(b)是它的的逻辑符号。T_P和T_N是结构对称的器件，它们的漏极和源极可以互换。设它们的开启电压\|V_T\|=2V，且输入模拟信号的变化范围为－5V到＋5V。为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T_P的衬底接＋5V电压，而T_N的衬底接－5V电压。两管的栅极由互补的信号电压（＋5V和－5V）来控制，分别用C和C表示。
	(b)逻辑符号
图4.6.12 CMOS传输门

传输门的工作情况如下：当C端接低电压－5V时，T_N的栅压即为－5V，v_I取－5V到＋5V范围的任意值时，T_N均不导通。同时，T_P的栅压为＋5V，T_P亦不导通。可见，当C端接低电压时，开关是断开的。
    为使开关接通，可将C端接高电压＋5V。此时T_N的栅压为＋5V，v_I在－5V到＋3V的范围内，T_N导通。同时，T_P的栅压为－5V，v_I在－3V到＋5V的范围内，T_P将导通。
    由上分析可知，当v_I＜－3V时，仅有T_N导通，而当v_I＞+3V,仅有T_P导通。当v_I在－3V到＋3V的范围内，T_N和T_P两管均导通。进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数，这是CMOS传输门的优点。
    在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。
    CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的基本单元电路。

    4.6.5 CMOS逻辑门电路的技术参数
    CMOS逻辑集成器件从20世纪60年代末发展至今，由于制造工艺的不断发展，它的技术参数从整体上来说已经接近TTL器件的水平，其中某些参数优于TTL器件。例如，CMOS器件的功耗低、扇出数大，噪声容限大，这些均是由于CMOS器件固有特性所决定的。但也应注意到，这里讲的功耗低是指静态功耗（微瓦量级）而言。实际上，因为它的输入电容约为10pF，当工作频率较高时，其动态功耗随频率的增加而增加，其值可达LSTTL量级。
    最早的CMOS器件为4000系列（1967年）。随后出现的74C系列，引脚编号与TTL兼容，但因输入和输出电压值仍不兼容，因而这种系列未能得到推广。由于CMOS工艺的重大突破，一种新型的高速CMOS器件系列诞生，这就是74HC系列。这类器件不仅功耗低，而且在相同电源电压V_CC的条件下，其噪声容限约为TTL电路的两倍。它的平均传输延迟时间每门可小到6～10ns。这种速度与基本的TTL或LSTTL门电路相当。此外，尚有与TTL兼容的新系列，即74HCT系列和74BCT(BiCMOS)系列等。表4.6.1列出了上述CMOS器件的主要参数，以便于与TTL器件系列相比较。