原创基于FPGA的数据采集中触发位置的调整方法

 2011-5-19 00:35  1227 1 1 分类: FPGA/CPLD

使用FPGA作为高速数据采集的控制芯片，主要完成ADC的读写控制，采集时钟和触发时钟的相位调整，有时还用到触发位置的调整等，如同示波器一样可以调整数据采集的触发位置一样。本文介绍在FPGA中实现数据采集的触发位置调整，定义触发信号和真正开始采集的信号之间的采集周期的个数为触发延时时间，该设计中实现了该触发延时时间的正负调节，调节范围可根据FPGA的使用资源的多少决定。

写原创有奖励！2024面包板原创奖励正在进行中