原创 I2C总线应用中的几个问题

 2008-3-17 20:55  4317 11 13 分类: 通信

I2C 如今已经成为芯片间低速串行通信的事实标准，被广泛使用在消费、控制类电子设备场合。本文就实际应用中隐藏的一些简单问题进行讨论。

I2C 专利问题

I2C 是 Philips 在 1987 年获得的专利，必须得到 Philips的授权才能使用，比如Maxim带有 I2C 接口功能的产品中一般都声明： <?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

购买Maxim Integrated Products, Inc.或其它经过认证的相关公司的 I2C产品，需转让将这些产品用于 I2C系统的 Philips I2C 专利许可协议，保证系统符合 Philips 定义的 I2C 标准规范。

I2C 协议虽然简单，但却受到 Philips 专利的限制。ATMEL，Maxim，Cirrus Logic，Linear 等厂商都曾被 Philips起诉侵权，就连使用这些产品的一些台湾主板厂家也未能幸免。

很多厂商采用多种手段来规避Philips专利，最典型的就是避称I2C，而采用其他称谓。一些厂家把串行控制接口设计成与I2C兼容（是 I2C 协议的子集），但却称为“Two wire”接口，如今手机市场中应用最多的CMOS Sensor 芯片的串行控制接口采用的就是这种策略。

还有一类处理器，其采用软件模拟 I2C 接口时序的策略与其他设备通信，而不将 I2C 协议固化再硬件中，此举也可有效避开 Philips 专利。比如目前最流行的台系手机平台，即便将硬件 I2C 接口设计入芯片，但参考软件中仍然采用软件模拟的方法来完成 I2C 通信。不过，基本的 I2C 专利在 2004 年已经期满，大多数 I2C 应用已经不受 Philips 的专利限制（从基本 I2C 扩展的一些高速规范以及 I2C 地址分配等仍然受到专利限制）。以目前某最流行的台系手机平台为例，在其某平台手册中，串行接口标称支持 SCCB （OV 所有，与 I2C 兼容协议）；而在其升级平台中则标称支持 I2C/SCCB 。笔者推断，这两个平台芯片的控制端口不可能做过硬件修改，名称的变化或许就是受到了专利到期消息的刺激。

上拉电阻阻值的确定

由于 I2C 接口采用 Open Drain 机制，器件本身只能输出低电平，无法主动输出高电平，<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" /><?xml:namespace prefix = w ns = "urn:schemas-microsoft-com:office:word" />只能通过外部上拉电阻 RP 将信号线拉至高电平。因此 I<?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" />2C总线上的上拉电阻是必须的！

RP 不宜过小，一般不低于 1KΩ。

一般 IO 端口的驱动能力在 2mA～4mA 量级。如果 RP 阻值过小，VDD 灌入端口的电流将较大，这导致端口输出的低电平值增大(I2C协议规定，端口输出低电平的最高允许值为 0.4V)；如果灌入端口的电流过大，还可能损坏端口。故通常上拉电阻应选取不低于 1KΩ的电阻（当 VDD＝3V 时，灌入电流不超过 3mA）。

RP 不宜过大，一般不高于 10KΩ

由于端口输出高电平是通过 RP 实现的，线上电平从低到高变化时，电源通过 RP 对线上负载电容 CL 充电，这需要一定的时间，即上升时间。端口信号的上升时间可近似用充电时间常数 RPCL 乘积表示。

信号线负载电容（对地）由多方面组成，包括器件引脚、PCB 信号线、连接器等。如果信号线上挂有多个器件，负载电容也会增大。比如总线规定，对于的 400kbps 速率应用，信号上升时间应小于 300ns；假设线上 CL 为 20PF，可计算出对应的 RP 值为 15KΩ。如果 RC 充电时间常数过大，将使得信号上升沿变化缓慢，达不到数据传输的要求。因此一般应用中选取的都是几 KΩ 量级的上拉电阻，比如都选取 4K7 的电阻。小阻值的 RP 电阻增大了端口 Sink 电流，故在可能的情况下，RP 取值应稍大一点，以减少耗电。另外，通常情况下，SDA,SCL 两条线上的上拉电阻取值是一致的，并上拉到同一电源上。

PCB 布局布线与抗干扰设计

I2C信号线属于低速控制线，在手机 PCB 设计时，按通常的控制 IO 对待即可，无需做特别的保护设计，一般不用担心受到噪声源干扰。但在一些特定的情况下，比如折叠、滑盖机型中，I2C的两根信号线需要通过转轴或滑轨处的 FPC，此时由于信号路径比较长，距离天线比较近，而且 Open drain 的输出级对地阻抗大，对干扰比较敏感，因此比较容易受到 RF 信号源的干扰。在这种情况下，就应适当注意对 I2C信号线的保护。比如 I2C两条信号线（SDA,SCL）等长度地平行走线，两边加地线进行保护，避免临近层出现高速信号线等。

上拉电阻应安置在 OD 输出端附近。当 I2C 总线上主从器件（Master & Slave）两端均为OD输出时，电阻放置在信号路径的中间位置。当主设备端是软件模拟时序，而从设备是 OD 输出时，应将电阻安置在靠近从设备的位置。

I2C协议还定义了串联在 SDA、SCL 线上电阻 Rs。该电阻的作用是，有效抑制总线上的干扰脉冲进入从设备，提高可靠性。这个电阻的选择一般在 100～200ohm 左右。当然,这个电阻并不是必须的，在恶劣噪声环境中，可以选用。

比如常用的 FM接收模块或者 Capsense 触摸感应功能块，都是通过 I2C 接口控制的。I2C 接口信号从处理器出发，经过PCB 上的信号路径，进入上述电路单元。I2C 信号线上载有一定干扰，这种干扰虽然幅度并不很大，但还是会影响敏感的FM接收模块或Capsense 触摸感应功能块。此时，可以通过在靠近 FM 模块或触摸感应模块的I2C信号线上串接 Rs 电阻，即可有效降低干扰的影响。此外，上拉电阻端的电源也要进行退耦处理。

软件模拟 I2C 时序

由于一般的 I2C 应用速率并不高（400kbps），使用处理器的 IO 口模拟 I2C 波形,完全可以胜任（处理器一般担任 Master，占有 I2C 通信的控制权，无需担心随机的 I2C 通信服务中断其他任务的执行）。处理器分配给 I2C 任务的 IO 口，要求可以输出高低电平，还能配置为输入端口。处理器-1226根据总线规范以及从设备的时序要求，利用条IO信号线，模拟I2C接口时序波形，进行I2C通信。

处理器发送数据时，通过IO口输出高电平，上升时间基本与外部上拉电阻阻值无关，且用外部上拉电阻上拉到高电平快很多。处理器在接受数据时，即便上拉电阻阻值选的大一些，从设备输出数据的波形上升沿缓慢，但由于处理器使用软件采样的而非硬件采样，因此，对数据传输的结果并不影响。也就是说，使用IO口模拟I2C时序时，上拉电阻阻值可以适当选的大一些。需要指出的是，使用软件模拟最多只能完成单 Master 的应用，对于多 Master 应用，由于需要进行总线控制权的仲裁管理，使用软件模拟的方法很难完成。

I2C 总线空闲的时候，两条信号线应该维持高电平。否则，上拉电阻上会有耗电。特别是在上电过程中，IO 线上电平也应保持在高电平状态。也就是说：当 Master 的 I2C 使用的是 IO 软件模拟时，一定要保证该两个IO上电默认均为输入（或高阻）或者输出高电平，切不可默认为输出低电平。IO 默认为输入时，可以通过外部上拉电阻将 I2C 信号线拉至高电平。

I2C 应用中上拉电阻电源问题

在部中分应用中，还存在主从设备以及上拉电阻电源不一致的情况，比如 Camera 模组。在很多设计方案中，Camera 模组不工作时，并不是进入 Power Down 模式，而是直接关闭模组供电VDDS。此时，处理器与模组相互连接的所有信号线都应该进入高阻态，否则就会有电流漏入模组；而对于此时的 I2C 控制信号线来说，由于上拉电阻的存在，必须关断上拉电阻电源 VDDP。如果上拉电阻使用的是系统电源 VDDM（VDDP=VDDM），无法关闭，就会有漏电流进入模组；因此这种情况下，应该使用 VDDS作为上拉电阻电源（VDDP=VDDS），这样上拉电阻电源与 Slave 电源即可同时关闭,切断了漏电路径。