原创 基于FPGA的多速率信号处理之整数倍内插篇

基于FPGA的多速率信号处理之整数倍内插篇<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

整数倍内插：

多速率信号处理中的内插理论是软件无线电发射机的理论基础。

所谓整数倍内插就是指在两个原始抽样点之间插入(L-1)个零值，而只有将内插零点后的频谱，进行低通滤波才能将插入的零值点变为准确内插值，经过内插将大大提高信号的时域分辩率。

       接着上次日志，这次是内插信号，上次用的16阶FIR滤波器性能比较差，这次采用21阶的高斯低通滤波器，得到的内插波形相当理想。在Verilog中实现的基本原理如上段所述，使用的基带信号是250kbps的一个余弦码流，首先这个基带信号要先经过一个内插零值的的过程（这个实验中我采用了2倍内插，也就是每一个周期内插入一个零值），然后把信号再经过高斯低通滤波器。通过高斯滤波后可以看到一个平滑的500kbps的码流输出。

先送上波形：

<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />

在上图中，信号cos是基带码元，信号cos_ist是内插零值后的码元信号（内插后的效果可以参看放大效果图），最后经过高斯滤波的平滑信号是cos_gx。

放大后的效果图：

Verilog代码：参看附件！加入了一个余弦的IP Core和一个高斯滤波器的IP Core。