EE直播间
更多
文章
首页 我的博文
用户1373959 2008-8-2 23:41
Nios II IDE开发流程总结.(Nios II)
注: 以下所贴图片从Altera在线技术培训课程中截取.    
用户1373959 2008-8-1 18:29
Altera FPGA 学习资源推荐.(FPGA)
Altera 学习范例 推荐 http://www.altera.com.cn/support/examples/exm-index.html Altera 在线技术培训 http://www.altera.com.cn/education/courses ...
用户1373959 2008-7-25 10:31
MOS开关.(Verilog)
一. MOS开关 1. NMOS 源极(d)接Gnd 一般情况下,可认为晶体管受栅极(g)电平V G 的控制(control). 1). V G =H,源极(s)与漏极(d)接通; 2 ...
用户1373959 2008-7-5 16:49
七段数码管译码器.(Verilog)
1. 七段数码管的lookup table module SEG7_LUT (   input       iDIG,   output reg oSEG ); always@(iDIG) begin   case(iDIG)     4'h1 ...
关闭 站长推荐上一条 /3 下一条