EE直播间
更多
-
无线前沿新技术与测试技术峰会-线上直播 直播时间： 12月05日 09:30 -
首场直播发布： Keysight AP5000 系列新型高性价比模拟信号源 直播时间： 12月06日 10:00 -
全面掌握功率表应用及校准 直播时间： 12月10日 10:00 -
提升毫米波信号测试精度 直播时间： 12月18日 14:00
文章
首页
我的博文
-
用户1373959 2008-8-24 16:49
- FSM状态的描述.(Verilog).(FSM)
- 一. 方法 1. 直接使用整数码描述 ... reg moore_state; always @ (moore_state) begin case (moore_state) 0: ...; 1: ...; ...
-
-
- 使用函数传回整数的百十个位.(C)
- 目的: 使用 指针 传递 地址 . solveNumbers.c / C #include stdio.h void solveNumbers(int data, int * hundreds , int ...
-
-
- 二进制格雷码与自然二进制码的互换.(Verilog)
- 格雷码: 任意两个相邻的代码之间, 只有一位二进制数不同的BCD码. 常用在大于24个状态的状态机设计中. 一. 自然二进制码转换为二进制格雷码 ...
-
-
- N倍偶数分频器.(Verilog)
- N_even_divider.v / Verilog module N_bit_even_divider ( output reg o_clk, input i_clk, input ...
-
-
- N倍奇数分频器.(Verilog)
- N_odd_divider.v / Verilog module N_odd_divider ( input i_clk, input rst_n, output o_clk ); parameter N ...
-
-
- DVI.(接口)
- 1.三大类型 DVI-D 只传送数字信号 DVI-A 只传送模拟信号 DVI-I 可传送数字与模拟信号 图1.DVI接口的三大类型五种标准 2. 引脚说明 ...
-
-
- 交换排序.(C)
- 基本思想： 每次都将当前元素与其后元素一一比较并交换。 exchangeSort.c / C void exchangeSort(int array array ) { ...
-
-
- 冒泡排序.(C)
- 基本思想: 两两比较 未排序序列 的元素，发现两个元素的次序相反时即进行交换，直到没有反序的元素为止。 bubbleSort.c / C voi ...
-
-
- Quartus II 交互式指南.(Quartus II)
- 说明 : Quartus II Interactive Tutorial 捆绑在Quartus II 软件的Help文件中. 位置 : 选项卡"Help - Tutorial". (*:\..\quartus\common\help\tu ...
-
-
- D-sub 15.(接口)
- 即 VGA端子 . 图1. D-sub female 接口映射表: No. Name Function 1 RED Red video sign ...
-
-
- 使用555定时器.(Multisim)
- 一. 说明 使用"Circuit Wizard"配置555定时器, 以生成单稳态触发电路和多谐振荡电路. 二. 用法 仿真软件: Multisim 10.0 ...
-
-
- 选择排序.(C)
- 工作原理: 首先在 未排序序列 中, 找到最小元素, 存放在 排序序列 的起始位置. 然后, 再从剩余未排序元素中,继续寻找最小元素, 放到 排序序列 末尾. 以此类 ...
-
-
- 位运算.(C)
- 一直对位运算的印象十分模糊, 闲来翻翻书, 方才恍然大悟. 一. 说明 1. 按位与 例: (10010011) (00111101) = (00010001) 即: 相应的位, 做与 ...
-
-
- Motorala推荐的Verilog代码规范.(Verilog).(翻译)
- 一. 文件命名 规则 1: 每个文件中只包含一个设计单元 理由: 便于修正. 规则 2: 文件命名协定 设计单元名称.扩展名 理由: 便于理解设计单元 ...
-
-
- 使用七段数码管.(Multisim)
- 共阴 common cathode 共阳 common anode
-
关闭
站长推荐
/2 
/2
