文章
首页 我的博文
用户138048 2009-7-18 16:22
HDL编码风格与编码指南
HDL编码风格与编码指南   作者:徐欣 博士 孙广富 博士 原文出自e元素科技网站 Rev. 0.1 June 30,2002 第一部分:说明  1.准则 ...
用户138048 2009-7-18 12:09
使用SignalTap II逻辑分析仪调试FPGA
使用SignalTap II逻辑分析仪调试FPGA   摘 要 :本文介绍了可编程逻辑器件开发工具Quartus II 中SingalTap II 嵌入式逻辑分析器的使用, ...
用户138048 2009-7-18 12:08
Verilog-HDL与CPLD/FPGA设计
Verilog-HDL与CPLD/FPGA设计 Verilog-HDL与CPLD/FPGA设计应用讲座  第 1 讲 Verilog-HDL与CPLD/FPGA设计   1.1 从模拟世界到数字世界  ...
用户138048 2009-7-18 12:07
构筑Verilog-HDL设计所需要的环境
构筑Verilog-HDL设计所需要的环境   Verilog-HDL与CPLD/FPGA设计应用讲座  第 2 讲 构筑Verilog-HDL设计所需要的环境  2.1 进行Verilo ...
用户138048 2009-7-18 12:05
Verilog HDL的基本概念
 
用户138048 2009-7-18 11:55
Verilog-HDL仿真软件ModelSim 的基本操作
Verilog-HDL仿真软件ModelSim 的基本操作   Verilog-HDL与CPLD/FPGA设计应用讲座  第 4 讲 Verilog-HDL仿真软件的基本操作       ...
用户138048 2009-7-18 11:54
典型逻辑电路的Verilog-HDL描述
典型逻辑电路的Verilog-HDL描述   Verilog-HDL与CPLD/FPGA设计应用讲座  第 5 讲 典型基本逻辑路的Verilog-HDL描述   5.1 数据选择 ...
用户138048 2009-7-18 11:53
用Verilog-HDL做CPLD设计(目标板的设计和下载软件的使用)
用Verilog-HDL做CPLD设计(目标板的设计和下载软件的使用) Verilog-HDL与CPLD/FPGA设计应用讲座 第 6讲 用Verilog-HDL做CPLD设计   ...
用户138048 2009-7-18 11:51
用Verilog-HDL做CPLD设计(时序逻辑电路的实现)
用Verilog-HDL做CPLD设计(时序逻辑电路的实现) Verilog-HDL与CPLD/FPGA设计应用讲座   第 8 讲 用Verilog-HDL做CPLD设计         时序逻辑 ...
用户138048 2009-7-18 11:48
用Verilog-HDL做CPLD设计(组合逻辑电路的实现)
用Verilog-HDL做CPLD设计(组合逻辑电路的实现) Verilog-HDL与CPLD/FPGA设计应用讲座 第 7 讲 用Verilog-HDL做CPLD设计        ...
用户138048 2009-7-18 11:40
Verilog语言综合问题研究
Verilog语言综合问题研究 摘要:综合问题是FPGA设计过程中的关键环节,综合的结果就是系统设计的硬件结构,决定了系统的性能.文章通过RTI ...
用户138048 2009-7-18 11:36
Verilog中各种语句含义及用法简述
Verilog中各种语句含义及用法简述 一般认为 Verilog HDL在系统级抽象方面比VHDL略差一些,而在门级开关电路描述方面比VHDL要强的多 写了 ...
用户138048 2009-5-24 22:02
二极管、三极管、稳压管的万用表测法
  1.用数字万用表的二极管档位测量二极管。 测二极管时,使用万用表的二极管的档位。若将红表笔接二极管阳(正)极,黑表笔接二极管阴(负)极,则二 ...
用户138048 2009-5-24 20:57
上拉电阻和下拉电阻的选择
  上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素: 1. 驱动能力与功耗的平衡。以上拉电阻为例 ...
用户138048 2009-5-24 16:27
破解网页中不能复制的方法
    一、屏蔽右键的破解方法   1.出现版权信息类的情况。   破解方法:在页面目标上按下鼠标右键,弹出限制窗口,这时不要松开右键,将鼠标指 ...
关闭 站长推荐上一条 /3 下一条