标签: 时钟发生器

TMS320C55x DSP 时钟发生器 TMS320C55x DSP Clock Generator (CN)     本文档的出处为： TMS320C55X DSP Peripherals Overview Users Guide (spru317i) ，有改动。 3 时钟发生器（ Clock Generator ） 这一章描述了 TMS320VC5509/TMS320VC5509A/TMS320VC5510 DSP 中的时钟发生器。针对于 C5505 的时钟发生器在 TMS320VC5505 DSP System User's Guide (SPRUFP0) 中介绍，针对于 C5504 的时钟发生器在 TMS320VC5504 DSP System User's Guide (SPRUGL6) 中介绍。在本章中描述的时钟发生器可以通过 CLKIN 引脚接收一个输入时钟信号并且允许你在时钟发生器内部通过修改信号来产生你想要的时钟频率输出。时钟发生器将这个输出时钟传递到 CPU （ CPU 时钟）、（片上）外设和 C55x DSP 中的其他模块。而 CPU 时钟又通过一个可编程的时钟分频器传递到 CLKOUT 引脚（输出）。请查阅特定设备（ device-specific ）的数据手册（ Data Manuals ）来获得关于时钟发生器的其他信息。 3.1 DSP 时钟发生器简介（ Introduction to the DSP Clock Generator ） DSP 时钟发生器为 DSP 提供一个时钟信号，这个时钟信号是以连接在 CLKIN 引脚上的输入时钟为基础的。在时钟发生器中包含一个数字锁相环（ digital phase-lock loop ），它可以被使能（ enable ）或者被失能 (disable) 。你可以通过配置时钟发生器来产生需要的 CPU 时钟（频率）。 时钟发生器有一个时钟模式寄存器（ clock mode register, CLKMD ），详见 3.8 节，这个寄存器用来控制和监视时钟发生器的活动。比如，你可以通过写入 CLKMD 寄存器中的 PLL ENABLE 位来触发下面两个主要操作中的一个： · 旁路模式（ bypass mode ） ，详见 3.3 节， PLL 被旁路，这时时钟发生器输出时钟的频率等于输入时钟信号的频率的 1 分频、 2 分频或者 4 分频。因为 PLL 被失能，这种模式可以用于节能。 · 锁定模式（ lock mode ） ，详见 3.4 节，输入时钟频率既可以用于倍频也可以分频来产生想要的输出频率，并且输出时钟信号的相位锁定于输入时钟信号。如果时钟模式寄存器（ CLKMD ）的 PLL ENABLE 位被置位（设置为 1 ）并且相位锁定程序（ phase-locking sequence ）已完成则进入锁定模式（在执行相位锁定程序期间，时钟发生器一直处于旁路模式）。 时钟发生器还有一个用于节能的 空闲模式（ idle mode ） ，详见 3.5 节，你可以通过关闭 CLKGEN 空闲域（ idle domain ）来设置时钟发生器进入空闲模式。想了解打开和关闭空闲域的信息，请查阅第 8 章，空闲配置（ Idle Configurations ）。 时钟发生器的输出或者再经过（可编程）分频器后的输出信号形式可以通过 CLKOUT 引脚查看。想了解更多关于 CLKOUT 引脚和相关的分频器的信息，详见 3.6 节。   说明：由于编辑文本长度的限制，未能将所有内容粘贴出来，完整内容请查看附件。  

高性能模拟与混合信号IC厂商Silicon Labs今日宣布推出新型1路和2路输出PCI Express（PCIe）时钟发生器，该PCIe时钟发生器具有业界最小封装和最低功耗，进一步扩展其在业界领先的PCIe时钟解决方案。Si52111和Si52112时钟发生器IC完全满足PCIe Gen 1/2/3标准的严格要求，特别针对注重电路板空间、功耗和系统成本敏感型的批量消费类、嵌入式、通信和企业级应用而设计。 Silicon Labs公司Si5211x时钟发生器适用于空间受限、对功耗敏感，以及需要工业标准PCIe连接的消费类电子产品，如数码相机等。为满足以上消费应用的小尺寸需求，Si5211x时钟提供3 mm x 3 mm 10引脚TDFN封装，此为当前PCIe时钟市场的最小封装。超低功耗时钟发生器与同类产品相比减少高达8倍的电流消耗（小于15mA），由此设计人员更容易满足绿色能源规范，同时增强系统可靠性。另外，芯片还满足高达50%余量的PCIe抖动要求，具备更低的位错误率，从而进一步提升可靠性。 Silicon Labs推出业界最小最节能的PCI Express时钟 除了节省功耗和提升抖动余量之外，Si5211x时钟发生器还采用创新的推挽式（push-pull）输出缓冲技术。与目前市场上的解决方案相比，Si5211x PCIe时钟发生器集成所有终端和参考电阻，无需额外的外部元器件。高集成度的芯片设计旨在帮助系统设计人员降低物料成本、板面积需求和设计复杂度。而其他公司的解决方案大多数需要在每路输出时钟上增加多达4个电阻，以及1个电流源参考电阻。电阻集成在芯片中还具有另一个好处，设计人员可以在Si5211x IC输出和接收器输入之间设计简洁的传输线路，简化电路板设计，消除时钟传输线的不连续，以提升信号完整性。 Silicon Labs副总裁暨时钟产品总经理Mike Petrowski表示：“PCIe接口标准在网络存储和服务器及各种应用中的普及，推动了对于小尺寸、高集成度和超低功耗PCIe时钟解决方案的需求。Silicon Labs通过业界最小和最低功耗PCIe时钟发生器满足应用需求。Silicon Labs PCIe时钟发生器尺寸虽小，但是此单芯片解决方案中集成许多其他特性，大大提高信号的完整性。” 作为全球领先的“一站式”时钟IC产品供应商，Silicon Labs为业界提供最完整的PCIe兼容的时钟解决方案。Silicon Labs扩展的PCIe时钟产品广泛，包括针对功耗和成本敏感型PCIe应用的时钟发生器和时钟缓冲器；以及网络定制时钟发生器/缓冲器，其基于FPGA和SoC设计需求，需要多种差分时钟格式并兼容PCIe标准。 《电子设计技术》网站版权所有，谢绝转载