标签: 幅度

示波器测量准确度指的是示波器测量出来的波形多大程度上还原了真实波形的特征。我们分三部分看看： 一、水平方向的时间测量 水平方向的测量有波形频率、周期、上升下降时间等参数，想要更准确还原一个波形的时间参数，首先要考虑奈奎斯特采样定理。因此在每次测量的过程中，我们应该特别关注随着时基档位增大而下降的实际采样率。如果需要对高频信号周期准确测量，就需要采样率大于被测信号频率 2 倍以上，这个倍比关系越大，理论上采样点越密，显示在示波器屏幕上的周期信号便越稳定。 其次要考虑波形漏失情况，当信号中有偶发异常信号出现时，我们更希望它出现在示波器采集过程中，然而市面上大部分数字示波器是串行工作方式， 其进行 AD 转换数据处理时无法对信号采集，此时称为“示波器盲区”，这种情况下我们尽量用较小的存储深度，来缩短“盲区时间”，保证异常偶发信号更大概率的被捕获。 二、垂直方向的幅度测量 市面上的数字示波器大多采用并行 Flash ADC ，这种模数转换芯片的特点在于并行分析采集到的电压值，提高模数转换的速度，而且通过增加 ADC 位数，可以对采集到的电压进行更精准的比较识别。虽然我们之前在文章中写过示波器不适合高精度静态量测量，但是在高频信号测试中，仍然是“拼” ADC 位数的时候 — ADC 位数越多， ADC 垂直分辨率越高。 三、统计学上的多次测量 任何物理测量我们都知道测量值都是一个近似值。测量中存在偶然误差和系统误差，为了得到有价值可参考的测量值，通常的做法是进行多次测量统计取值。示波器测量中比如眼图测试，许多标准要求的数据积累量在 1Mbit ，误码率测试中如果希望被测系统的误码率小于 10^ （ -12 ），那么至少测量 3*10^12 bit 才能保证 95% 以上的置信度。所以对于测量本身来讲，如果能在单位时间内获取到更多有意义的测试结果，意味着结果的置信度越高，这就是“示波器的测量速度”。 如果我们想测量一个周期信号的上升时间，当我们通过一次捕获的几个周期，将每个周期的上升时间测量后取平均值，那么这个测量结果就比测量一个周期的上升时间更可信，而且更大限度的利用了已采集到的数据，因此，相对于得到单周期上升时间测量值，这种多周期测量的 “速度更快”。 比如泰克示波器 MDO34 、 MSO46 ，甚至是 MSO5 系， 6 系，在自动测量中都添加了统计图功能，这样充分利用了已采集到的数据，实现更可靠的测量结果。

DDR3是目前DDR的主流产品，DDR3的读写分离作为DDR最基本也是最常用的部分，本文主要阐述DDR3读写分离的方法。 最开始的 DDR, 芯片采用的是 TSOP 封装，管脚露在芯片两侧的，测试起来相当方便；但是， DDRII 和 III 就不一样了，它采用的是 BGA 封装，所有焊点是藏在芯片的底部的，测试起来非常不便，一般需要提前预留测试点。 在 DDR 读写 burst 分析之前，首先得把 read burst 和 write burst 分离出来，读写双向的数据全部都搁在 DQS 和 DQ 上。那么， DDR 的手册中，留下了那些线索供我们进行都写的分离呢？ 要实现 DDR 的快速的便捷的分离，在读写分离之前，我们必须得知道 DDR 读写信号之间的特征差异。 首先，看看 SPEC 里面的定义： 方法一： preamble 的差异 在每次的 burst 之前， DQS 会从高阻态切换到一段负脉冲，然后才开始正常的读写。这段负脉冲，我们叫做 preamble （ preamble 实际上是在读写前， DQS 提前通知 DRAM 芯片或者是 controller 的信号）。一般说来，读数据 DQS 的 preamble 宽度要大于写数据。 对于 DDR3, 情况就更简单了。因为在 DDR3 中，读数据的 preamble 是负脉冲，写数据的 preamble 是正脉冲。 方法二：幅度上的差异 一般在 DRAM 端进行测试，写数据从 memory controller 出来，经过了主板 PCB 板，内存插槽和内存条 PCB 板，到达 DRAM 颗粒的时候，信号已经被衰减了，而读数据刚刚从 DRAM 出来，还没有经过任何的衰减，因此读数据的幅度要大于写数据。如下图所示 Read Write 方法三： 写数据是 DQS 和 DQ centre-align( 中间对齐 ), 读数据 DQS 和 DQ 是 edge align( 边沿对齐 ) ， memory controller 在接收到内存的读数据时，在 controller 内部把 DQS 和 DQ 的相位错开 90 度，实现中间对齐来采样（这个过程示波器就看不到咯）； 方法四：斜率的差异 : 读数据的斜率大于写数据。一般在 DRAM 端进行测试，写数据从 memory controller 出来，经过了主板 PCB 板，内存插槽和内存条 PCB 板，到达 DRAM 颗粒的时候，信号已经被衰减了，所以，斜率也小一些；而读数据刚刚从 DRAM 出来，还没有经过任何的衰减，因此读数据的斜率要大于写数据。也可以从下图得到区分。 Read Write ​ ​

      在发送端的芯片里，最简单的去加重实现方法是把输出信号延时一个或多个比特后乘以一个加权系数并和原信号相加。如下图所示：       做完预加重或者去加重的信号，如果在信号的发送端（TX）直接观察，并不是理想的眼图。如下图所示是在发送端看到的一个带-3.5dB预加重的10Gbps的信号眼图，从中可以看到有明显的“双眼皮”现象。         如果预加重的设置和传输通道造成的损耗近似匹配，这样的信号虽然在发送端看起来眼图质量不理想，但是经过传输通道传输到达接收短后，看到的信号眼图还是不错的。这是由于信号经过PCB或电缆传输以后，高频分量会衰减，跳变bit的幅度衰减会比非跳变bit大很多。因此通常在信号的接收端（RX）是看不到前面图中明显的预加重或去加重效果的，而是改善后的眼图。因此从本质上说，预加重或去加重也属于一种信号的预失真技术。            另外需要注意的一点是，预加重或者去加重的参数设置需要和该信号传输通道的损耗特性相匹配才能得到比较好的信号改善效果。下面的几张图反映的是一个10Gbps的信号通过一根普通的5m长的SMA电缆传输以后的眼图。上图是在发送端没有进行任何信号处理时在接收端看到的信号眼图，可以看出信号经传输后已经有比较大的恶化；中图是在发送端进行了-3.5dB的去加重后在接收端看到的眼图，可以看到通过去加重虽然眼图的幅度减小了（低频分量被压缩），但是整体的眼图张开程度反而更大了（眼高增加），这是个合适的去加重设置；下图是在发送端进行了-6dB的去加重后在接收端看到的眼图，由于去加重补偿有点过头，眼图中出现明显的过冲，眼图张开度的改善情况反而不如使用-3.5dB去加重的时候。在这种情况下如果继续增加去加重的幅度，得到的眼图可能甚至会比不使用去加重技术时更加恶劣。    

PET 系统之幅度测量 王敏志 概述          在《 PET 之电子学基础》一文中介绍了 PET 系统主要要进行两项测量，即时间测量和幅度测量。本文试图介绍下所谓的 PET 系统的幅度测量。 PMT 信号          图 1 ： LYSO 得到的典型 PMT 输出脉冲信号          如图 1 所示，这是伽玛光子击中晶体并经过 PMT 采集后的输出信号。 FEE 电路从上述信号中调理出时间信息以及能量信息。   幅度测量          传统习惯电路需要处理正电平，所以 FEE 的输出的信号首先是将图 1 的信号倒相，另外到幅度测量一路的信号需要进行滤波，滤除高频分离，尽量使脉冲上升和下降平滑并对称。所谓的幅度测量这里是指能量的测量，所以就是对脉冲信号进行积分得到能量， PET 需要分析事件的能谱（参考《 PMT 能谱测试报告 》）。          幅度测量在大规模逻辑器件出现之前一般采用图 2 所示的方法来实现。 图 2 ：幅度测量的原理方框图 图 2 所示的测量方法积分器加 ADC 的方案，即先积分再进行模数转换。有了大规模逻辑器件（ FPGA ）以后，可以把 ADC 前移，如图 3 所示，这有点和软件无线电类似，雷达设计 ADC 前移除了大规模逻辑器件的发展以外，还因为 ADC 的发展，所以可以在 FPGA 内部实现 DDC 了。与之相似的是在 PET 系统中图 2 中的积分器也同样可以在 FPGA 内实现。 图 3 ：软件化积分器后的幅度测量原理框图 图 3 中 ADC 后面一系列功能都位于 FPGA 内部，为了减少功耗逻辑设计的时候对 ADC 的采样值只有在 trigger 有效时才开启积分器。积分器的原理框图如图 4 所示。 图 4 ：积分器原理框图 结论          本文介绍了 PET 的关键技术幅度测量，而幅度测量的关键在于信号的量化和积分。文章中提出了软件化积分器的方案。作为结论，这里给出实际 FPGA 处理 ADC 数据的实验结果。          首先给出多个脉冲的采样值重建图，如图 5 和图 6 所示。图中脉冲实际情况并非靠的如此近，（除了幅度之外，我们还要分析 PET 关键技术之一的时间信息，需要产生一个时间标志 – trigger ），图 5 和图 6 就是由每次 trigger 触发后保留连续的 100 个采样值，通过 Virtual JTAG 输出，由于 Virtual JTAG 工具里 FIFO 深度只有 4096 ，所以看到一共只有 4096 个采样点。另外，图 5 和图 6 的区别是图 5 没有进行 DC Cut ，而图 6 进行 DC Cut 。 图 5 ： 100 个脉冲采样值重建图（ a ） 图 6 ： 100 个脉冲采样值重建图（ b ）          图 5 和图 6 脉冲之间都是 DC 值，所以保存数据的时候只保留了脉冲附近的 100 个采样值，如此感觉所有脉冲似乎很接近。接下来，选取一个脉冲了解图 3 所示的 ADC 出来的采样数据通过 FPGA 直接输出（通过 virtual JATG ）并重建后的细节。图 7 是从图 5 中选取一个脉冲，而图 8 是从图 6 中选取的一个脉冲。比较发现 DC Cut 模块很好的去除了 ADC 数据中直流分量。比较图 7 、图 8 和图 1 的关系。另外，在测试的时候笔者通过 ALTERA 的 SignalTapII 抓取 ADC 的数据并直观观察波形图如图 9 所示。图 10 是示波器实际测量的波形，第一个通道就是 PMT 的实际输出，和图 1 一样，中间通道就是实际 ADC 的输入信号，最后一个通道就是 trigger 信号。 图 7 ：未去直流的 PMT 脉冲信号 图 8 ：去直流后的 PMT 脉冲信号 图 9 ：在 SignalTapII 里看到的 ADC 采样结果 图 10 ： FEE 测量波形          最后， ADC 能正确采样以后，就要用 ADC 的采样数据进行积分，即完成图 4 所示的逻辑功能，大量的脉冲通过积分得到其能量，然后在逻辑里进行直方图分析，得到其能谱，如图 11 所示。 图 11 ：能谱