标签: qdr

介绍一种新的存储器结构QDRSRAM,它的接口带宽是普通SRAM的四倍.并在此基础上提出了在低成本FPGA结构中实现该种高性能存储器的解决方案.四倍速ＳＩ认Ｍ与Ｓｐａｒｆａｎ３ＦＰＧＡ的接口设计渠丽芹１’２，苏宛新１，张勇？（１．中国科学院长春光学精密机械与物理研究所光电测控部，吉林长春１３００３３；２．中国科学院研究生院，北京１０００３９；３．吉林省产品质量监督检验院，吉林长春１３００２２）摘要：介绍一种新的存储器结构ＱＤＲＳＲＡＭ，它的接口带宽是普通ＳＲＡＭ的四倍。并在此基础上提出了在低成本ＦＰＧＡ结构中实现该种高性能存储器的解决方案。关键词：四倍速ＳＲＡＭＦＰＧＡ接口设计互联网的飞速发展极大地促进了高速数据通信系读或写请求的传输字数不同。下面就以ＣＹ７Ｃ１３０２为例统的需求量增加，同时也促进了更快速的处理器的发来详细介绍ＱＤＲ的工作原理及其与Ｓｐ耐肌３系列ＦＰＧＡ展，推动了存储器接口速度的提高。由于这些系统中的的接口设计。ＣＹ７Ｃ１３０２是赛普拉斯公司生产的一种处理器提高了系统的性能，使得传统的静态存储器已经ＱＤＲＳＲＡＭ。图１示出了ＣＹ７Ｃ１３０２的结构图。图中虽然不能满足系统的需求。为了满足当前系统和处理器的生ＣＹ７Ｃ１３０２……

QDRSRAMandRLDRAMAComparativeAnalysisQDRSRAM和RLDRAM：对比分析By(AnujChakrapani,Cypress存储与成像部应用工程师)摘要当今的高速网络应用需要高带宽和高密度存储器解决方案。例如，标准的网络线路卡需要用于各种操作的存储器，包括信息包缓冲器、查找表和队列管理等诸多功能。为了确保存储器带宽不会成为应用吞吐量的瓶颈，选择正确的存储器解决方案是至关重要的。本白皮书将讨论适合于网络应用的存储器解决方案――具体来说，就是四倍数据速率静态RAM（QDRSRAM）和低延迟动态RAM（RLDARM）――并就其最为适合的应用对它们进行了比较。网络SRAM的发展标准的同步SRAM（最早的主流同步SRAM）是高速缓冲存储器应用的理想选择。然而，尽管其应用十分广泛，但对于规定了一个平衡读/写模式的网络应用而言，它们并不是合适之选。一个其后紧跟着一个写（WRITE）操作的读（READ）操作将导致在数据总线上出现争用状态。对于总线争用来说，唯一的规避措施就是引入“等待”或“无操作”（NOP）周期，以提供总线转向时间。但是，这些“等待周期”会影响总线的利用率，从而导致带宽利用不足。由于带宽利用率是一项关键因素，所以，这些同步SRAM并非此类网络应用的理想选择。为了解决总线争用问题，人们开发了“无总线延迟”……

06.InterfacingtheQDRtotheXILINXSPARTAN-IIFPGA.pdfInterfacingtheQDRtotheXILINXSPARTAN-IIFPGAQDR:AnIntroductionFormoredetailsontheQDRrefertotheapplicationnote“QDR:TheNextGenerationHigh-PerformanceNetworkingTheexplosivegrowthoftheinternetisboostingthedemandSRAM.”forhigh-speeddatacommunicationssystems.ThishasledtotheevolutionoffasterprocessorsandisdrivingthespeedofCY7C1302theinterfacingperipheralshigher.WhiletheprocessorsinFigure1showstheblockdiagramoftheCY7C1302QDRthesesystemshaveevolvedinperformance,staticmemoriesdevice.havebeenunabletokeepupthepace.NewerSRAMarchi-tectureshaveevolvedto……

QDRSRAMControllerReferenceDesignforStratix&StratixGXDevices……

摘要：该篇应用笔记给出了多个具有多路输入或集成内插滤波器的高速复用数模转换器(DAC)的同步方法。这样的DAC用于I/Q上变频器或数字波束成形发射器中。这些DAC可提供数据时钟输出用于与数据源的同步。发射应用中多个高速、复用DAC的同步Mar28,2007摘要：该篇应用笔记给出了多个具有多路输入或集成内插滤波器的高速复用数模转换器(DAC)的同步方法。这样的DAC用于I/Q上变频器或数字波束成形发射器中。这些DAC可提供数据时钟输出用于与数据源的同步。概述在很多发射应用中必须产生多路相对相位准确已知的模拟输出。在正交调制器中(图1)，I和Q通道必须具有明确的相位关系来实现镜频抑制。图1中，DAC1和DAC2的延迟必须匹配。使用数字波束成形技术的发射器需要准确地控制大量DAC之间的相对相位。图1.使用多路复用DAC的I/Q发射器中的DAC和第一上变频级使用具有多路输入的DAC(MUX-DAC)如MAX19692，或具有数据时钟输出的内插DAC时，输入数据速率为DAC刷新速率的1/N，DAC在一个或两个数据时钟跳变沿锁存数据。MAX19692中N=4，输入数据速率为DAC刷新速率的1/4。DAC输出一个由输入时钟经数字分频得到的数据时钟(DATACLK)。DAC上电时，数字时钟分频器可在N个状态的任意一个启动。如果使用多个DAC，不同DAC的时钟分频器会在不同的状态启动，所以DAC会在不同的时间锁存数据。除非这种情况被发现并校正，否则不同的DAC输出数据时相互之间可能会有一个或更多个时钟周期的延迟。如果每个DAC的时钟分频器可以复位，那么这种情况可以避免，但是仍然会存在一些问题。如果其中一个时钟分频器发生错误，DAC会变得永久异相，除非执行一些错误状态检测方法。为了保证系统的可靠性，必须检测相位错误状态并改正。如果DAC工作于非常高速的状态下，那么复位信号与输入时钟的同步也可能是个难题。图2所示是MAX19692的时钟(CLKP，CLKN)和数据时……

【应用笔记】Stratix和StratixGX器件QDRSRAMController参考设计(QDRSRAMControllerReferenceDesignforStratix&StratixGXDevices)Internet的爆炸式增长已经极大地加速了对高速数据通信系统的需求，这就要求快速的处理器及和外围设备的高速接口。TheexplosivegrowthoftheInternethasincreasedthedemandforhighspeeddatacommunicationssystemsthatrequirefastprocessorsandhigh-speedinterfacestoperipheralcomponents.Whiletheprocessorsinthesesystemshaveimprovedinperformance,SRAMperformancehasnotkeptpace.NewSRAMarchitecturesareevolvingtosupportthehighthroughputrequirementsofcurrentsystems.Onesucharchitectureisquaddatarate(QDR)SRAM,whichprovidesmorethanfourtimesthebandwidthofotherSRAMarchitectures.QDRSRAMControllerReferenceDesignforStratix&StratixGXDevicesMay2004,ver.1.0ApplicationNote349IntroductionTheexplosivegrowthoftheInternethasincreasedthedemandforhigh-speeddatacommunicationssystemsthatrequirefastprocessorsandhigh-speedinterfacestoperipheralcomponents.Whiletheprocessorsinthesesystemshaveimprovedinperformance,SRAMperformancehasnotkeptpace.NewSRAMarchitecturesareevolvingtosupportthehigh-throughputrequ……

【应用笔记】APEXII器件QDRSRAM控制器参考设计(QDRSRAMControllerReferenceDesigninAPEXIIDevices)Internet的爆炸式增长已经极大地加速了对高速数据通信系统的需求，这就要求快速的处理器及和外围设备的高速接口。TheexplosivegrowthoftheInternethasboostedthedemandforhighspeeddatacommunicationssystemsthatrequirefastprocessorsandhigh-speedinterfacestoperipheralcomponents.Whiletheprocessorsinthesesystemshaveimprovedinperformance,staticmemorieshavenotkeptpace.NewSRAMarchitecturesareevolvingtosupportthehighthroughputrequirementsofcurrentsystems.Onesucharchitectureisquaddatarate(QDR)SRAM,whichcanprovidebandwidthimprovementsmorethanfourtimesgreaterthanotherSRAMarchitectures.QDRSRAMControllerReferenceDesigninAPEXIIDevicesOctober2001,ver.2.0ApplicationNote133IntroductionTheexplosivegrowthoftheInternethasboostedthedemandforhigh-speeddatacommunicationssystemsthatrequirefastprocessorsandhigh-speedinterfacestoperipheralcomponents.Whiletheprocessorsinthesesystemshaveimprovedinperformance,staticmemorieshavenotkeptpace.NewSRAMarchitecturesareevolvingtosupp……