tag 标签: 电子技术基础

相关博文
  • 热度 3
    2015-9-10 15:52
    423 次阅读|
    0 个评论
    这里的问题是这样的,一个控制口给三个PNP的管子的基极供电,失效的时候是一个管子不能进入饱和区,由于每个管子的VBE和HFE的初始值不相同,且随着温度变化相差更大,由此引发的问题是三个管子不能正确的偏置,VBE比较低的管子的偏置电阻的电流最大,其余的两个管子的偏置电流就显得小。 Ib如果太小了,假定Ic一定的话 否中情况出现H=Ic/Ib,在温度低的情况下,很容进入放大区,导致Vce太大,逻辑就可能会出现问题。 因此即使一个NPN可以用来偏置几个PNP的管子,每个管子要有独立的基极电阻,这样可实现存在Vbe差别的情况下,通过电阻实现一定的均流,确保电流的独立。 即使控制端也不能随便将多个管子连在一起,这点是我们要注意的。 注意模块间接口使用的问题 如果设计的时候,使用了ULN2003,由于直接用它的输入级接入模块的输入端,因此出现了问题。 由于电缆上存在分布电感和分布电容,因此很容易出现耦合,在ISO7637的实验中,存在高频脉冲250V,200ns 我们必须加入限流电阻,并且与RB和分压,或者加入其他抗瞬态的器件,这样的设计是非常耗成本的,因此一般可以采用分立的器件。 最好不用用晶体管的基极直接面对输入,这回造成很大的隐患。 另外一个错误很常见,就是直接把晶体管的基极接至MCU的输出管脚上面,前面已经验算过MCU的输出能力:单片机IO口的驱动能力 这很明显的造成了晶体管Ib过大,引起过大的损耗。 因此如果遇到分立的晶体管,注意验证它的基极,是否直接接MCU,是否内部含有限流电阻(Build-in),否则很可能造成过热和损坏。 这里顺便说明一下,三极管由于有热击穿效应,所以建议把余量放大些,60%~75%,否则很有可能造成损坏。 转自畅学电子网。
  • 热度 3
    2015-8-25 16:04
    390 次阅读|
    0 个评论
    1、由于IC中一般有大量的晶体管参与工作,所以我们必须特别注意芯片的功耗问题,过大的功耗会使得芯片大量发热而导致无法稳定运行。 2、在一个逻辑门中,当噪声信号消失后,输出会回到初始状态,然而,对于一个触发器而言,由于它的记忆特性,它将保持新的状态! 3、三态结构充分利用了推拉式输出结构工作速度快的优点,同时允许输出连接在一起,共用一个公共线。 4、在数字系统设计中,我们可以通过减小负载电容、增加驱动电流来缩短延迟时间,因为延迟时间是由逻辑电路的负载电容和驱动电流决定的。 5、很多的IIC总线设备都是直接使用计算机或数字设备的5V电源作为其电源,它们之间采用6针DIN插头连接。 6、有时为了实现高电压和大电流的控制,我们必须设计和使用缓冲器接口电路来连接通常的低电平、小电流的TTL或者CMOS电路。 7、使得ECL器件中的双极型三极管响应非常快的关键是使其三极管始终处于非饱和状态。 8、漏极开路输出的上拉电阻应该尽量的小,以达到尽可能高的速度,因为这可以减小低电平到高电平转换的RC时间常数,但是也不能太小了,它的最小值应该由漏极开路输出的最大吸收电流来决定。 9、数字系统设计中,在工作频率很高时,一般只有高速的光电隔离电路才能满足数据传输的需要。 10、以前从电路书上看到一个日本人说过,可以采用晶体管或FET并联的方法形成电路的低噪声化。至于什么原因,嘿嘿,我至今还没想明白。 11、电流模式的信号传输比CMOS信号传输更好,因为电流模式的信号传输可以提供更低的电源、更快的操作和更好的抗噪声能力。 12、对于高速信号来说,由于趋肤效应的原因,传输导体可以看做是一个LPF。 13、设计数字电路时,使用小电阻的好处是可以提高器件开关速度和抗噪声的能力,但是这是以增加功率损耗为代价的。 (P=I2*R) 14、在使用DRAM时,存储在电容器里的电荷会一点一点地自然漏掉,因此,在每次读出存储内容后都必须进行新的充电,这就是所谓的“刷新”。 15、设计时需要注意的是,不管在系统的什么区域,只要存在电流,就会产生电感,这可是引起“地弹”现象的“罪魁祸首”! 16、在1KHz时,假设一段短的接地导线可以测得其电阻为0.01欧姆,等到了1GHz应用时,由于传输线的“趋肤效应”,电阻值可能增加到1欧姆左右,更糟糕的是,同时还带来了几十欧姆的感抗。 17、在高速系统电路中,对于一个特定的电流返回路径,由于传输线所受的瞬时阻抗的大小不同的原因,其实此时电感要远比电阻重要。 18、我们应该明确的是,在一般情况下,电路中的电容器本身并没有消耗多少功率,它所做的功只是无功功率,电容器在一个周期内消耗的平均功率几乎为零(因为电容器可能存在ESR),其实大部分的能量都被消耗在加热驱动电路上了。 19、 在设计推拉式输出电路时,要注意避免两个晶体管同时导通,否则的话将产生一个从VCC到地的浪涌电流,这时所消耗的功率将会以热量的形式消耗在晶体管上了,严重的话,会损坏晶体管。 20、数字系统设计中,过快的上升时间是分别通过两种“约定俗成”的方式来引发问题的:du(t)/dt和di(t)/dt。由此我们可以推断出:要是电流变化速率越高的话,出现的电感耦合问题自然会更加严重。 21、在高频率应用时,通常应该选用N-沟道型FET,这是因为它的主要载流子是电子,半导体理论告诉我们,电子比空穴具有更好的移动性,说白了就是它能够更好地适用于高频率而很少出现不良的“效应”。 22、高频率领域时,任何形式的阻抗突变都会引起电压信号的反射与失真,这自然会使得信号质量出现问题,由此可知,我们得好好把握匹配阻抗的问题了。 23、我们应该重点把握数字系统设计的四个核心问题:功率、噪声、信号传输和时序! 转自畅学电子网。
相关资源
广告