标签: 低通滤波器

Nyquist 采样定理 尽管大家都知道，但还是提一提大牛奥本海姆的《信号与系统》，来捋一捋几个点： 带宽有限 (band-limited) 采样频率大于 2 倍信号最高频率后可以无失真的恢复出原始信号。 实际中，信号往往是无线带宽的，如何保证带宽有限 ? 所以，我们在模拟信号输入端要加一个低通滤波器，使信号变成带宽有限，再使用 2.5~3 倍的最高信号频率进行采样。关于此我们下面将模拟数字转换过程将会看到。 虽说是不能小于等于 2 倍，但选 2 倍是不是很好呢，理论上，选择的采样频率越高，越能无失真的恢复原信号，但采样频率越高，对后端数字系统的处理速度和存储要求也就越高，因此要选择一个折中的值。 如果后端数字信号处理中的窗口选择过窄，采样率太高，在一个窗口内很难容纳甚至信号的一个周期，这从某方面使得信号无法辨识。 比如，数字信号处 理的窗口大小为 1024 个点，采样率为 50KHz ，则窗口最多容纳 1024*(1/50KHz)=20.48ms 的信号长度，若信号的一个周期为 20.48ms ，这就使得数字信号的处理窗口没法容纳一个周期信号，解决的办法就是在满足要求的前提下使用减小采样率或增加窗口长度。 AD 转换 记得有一次参加中科院计算所的实习笔试，里面就有这么一道题：模拟信号转换到数字信号要经历哪两个步骤？还好，早有准备，立刻填上了采样和量化，从滤波到实际值转换，多少人懂了。我们下面就来详细分析下这两个过程，但在分析之前，我们先给出一张整个过程的流图，您可以先想想为什么需要各模块。 程控放大器 我们实际中的模拟信号都是通过传感器采集进来的，做过单片机的人应该熟知 DS18B20 温度传感器，不好意思，那是数字传感器，也就是说人家做传感器的时候把 AD 转换也放到传感器里面了。 但这并不是普遍的情况，因为温度量是模拟信号中最容易测量的量了，而大多数的传感器并没有集成 AD 转换过 程，如大多数的加速度传感器、震动传感器、声音传感器、电子罗盘，甚至有的 GPS( 别懵了， GPS 也算是一种传感器哦 ) 等，都是模拟输出的。 而且由于物理 制作的原因，传感器返回的电信号非常微小，一般在几 mV( 如果是电流，也一般在几 mA) ，这么微弱的信号，如果经过导线或电缆传输很容易就湮灭在噪声中。因此，我们常常见到模拟传感器的输出线都会使用套上一层塑胶的线，叫屏蔽线，如下图。 屏蔽线只能保证在信号传输到系统之前受到的干扰最小，但信号仍要经过处理才能为数字系统使用。在模拟信号 ( 尤其是高频信号 ) 的输入端首先要使用 低噪声放大器对信号进行放大，这个放大器有特殊的要求，一定是低噪声，我们已经知道，模拟信号信号已经非常微弱。 如果放大器还存在一定的噪声，在噪声叠加 之后放大出来的信号可能已经不再是原信号了。既然说到低噪声，那么低噪声是如何衡量的呢 ? 这可以通过放大器噪声系数 (NF) 来定。 噪声系数定义为放大器输入信号与输出信号的信噪比。其物理含义是：信号通过放大器之后，由于放大器产生噪声，使信噪比变坏 ; 信噪比下降的倍数就是噪声系数。噪声系数通常用 dB 表示。 实际中除了考虑低噪声系数外，还要考虑放大器的带宽和频率范围以及最重要的放大增益。由于输入信号的强度可能时变，采用程序可控 ( 程控 ) 的放大增益保证信号能达到满度而又不会出现饱和，实际中要做到这一点还是很难的。 低通滤波器 在 Nyquist 采样定理中已经提过，要满足采样定理必须要求信号带宽有限，使用大于 2 倍的最高信号频率采样才能保证信号的不混叠。低通滤波器的一个考虑就是使信号带宽有限，以便于后期的信号采样，这个低通滤波器是 硬 件 实现的。 另一方面，实际情况中我们也只会对某个频频段的信号感兴趣，低通滤波器的另一个考虑就是滤波得到感兴趣的信号。比如，测量汽车声音信号，其频率大部分在 5KHz 以下，我们则可以设置低通滤波器的截止频率在 7KHz 左右。 程控的实现方法就是使用模拟通道选择芯片，如 74VHC4051 等。 NOTES: 在采样之前的所有电路实现方案叫信号调理电路。这样，我们就可以根据这个词到处搜索文献了。 采样及采样保持 采样貌似有一套完整的理论，就是《数字信号处理》书中的一堆公式推导，我们这里当然不会那么去说。其实采样最核心的问题就是采样率选择的问题。 根据实际，选择频率分辨率 df 选择做 DFT 的点数 N ，因为 DFT 时域点数和变换后频域点数相同，则采样率可确定， Fs=N*df Fs 是否满足 Nyquist 的采样定理 ? 是， OK ，否则增加点数 N ，重新计算 2 。 我们希望 df 越小越好，但实际上， df 越小， N 越大，计算量和存储量随之增大。一般取 N 为为 2 的整数次幂，不足则在尾端补 0 。 这里给出我的一个选择 Fs 的方案流程图，仅供参考。 采样后还有一个重要的操作是采样保持 (S/H) 操作，采样脉冲采样后无法立刻量化，这个过程要等待很短的一个时间，硬件上一般 0. 几个 us ，等待量化器的量化。 注意，在量化之前，所有的信号都是模拟信号，模拟信号就有很多干扰的问题需要考虑，这里只是从总体上给出我对整个过程的理解。更多细化的方案还需要根据实际信号进行研究。 量化 我们可以先直观的看一下量化的过程： 量化有个关键的参数，叫量化位数，在所有的 AD 转换芯片 ( 如 AD7606) 上都能看到这个关键的参数，常见的有 8bit ， 10bit ， 12bits ， 16bit 和 24bit 。 如上图，以 AD7606 为例， AD7606 是 16bit 的 AD 芯片，量化位数指用 16bit 来表示连续信号的幅值。因此，考虑 AD 的测量范围 (AD7606 有两种：± 5V 和± 10V), 则 AD 分辨率是： ± 5V: (5V-(-5V)) / (2^16) = 152 uV ± 10V: (10V-(-10V)) / (2^16) = 305 uV 量化位数越高， AD 分辨率越高，习惯上， AD 分辨率用常用 LSB 标示。 因此， AD7606 中对于某个输入模拟电压值，因为存在正负电压，若以 0V 为中间电压值，范围为± 5V 时 AD 转换电压可计算为： AD7606 若使用内部参考电压， Vref=2.5V 。哦对了，这又出现个参考电压。参考电压与 AD 量化的实现方式有关，从速度上分串行和并行，串行包括逐次逼近型，并行方式包括并行比较式，如下图 ( 左：串行，右：并行 ) 。 AD7606 是使用逐次逼近型的方式。 AD 转换芯片另外两个重要参数是转换时间 ( 转换速率 ) 。并行 AD 的转换速率比串行的要高。但并行比较的方式中电阻的精度对量化有影响。 接着，我们还将介绍一个重要的概念：量化噪声。量化噪声对应量化信噪比，其公式如下是 SNRq= (6.02N + 4.77) dB 。 其中 N 为量化位数对于 N=12, SNRq ≈ 70dB ，而 N=16, SNRq ≈ 94dB 。 从中可以看出：每增加 1bit 量化位数， SNRq 将提高 6.02dB ，在设计过程中，如果对方有信噪比的要求，则在 ADC 选型时就要选择合适位数的 ADC 芯片。 明显的，并不是量化位数越高越好，量化位数的提高将对成本、转换速度、存储空间与数据吞吐量等众多方面提出更高的要求。同时，我们尽量提高量化噪声的前提是信号的 SNR 已经比较低了，如果信号的 SNR 比量化噪声还高，努力提高量化噪声将是舍本求末的做法。 关注公众号“优特美尔商城”，获取更多电子元器件知识、电路讲解、型号资料、电子资讯，欢迎留言讨论。

D类放大器（数字音频功率）是一种将输入模拟音频信号或PCM 数字信息变换成PWM（脉冲宽度调制）或PDM（脉冲密度调制）的脉冲信号,然后用PWM 的脉冲信号去控制大功率开关器件通/断音频功率放大器。D类放大或数字式放大器，是利用极高频率的转换开关电路来放大音频信号的，经常被用于高效率的音频放大器中。在高保真音响设备和更高档的家庭影院设备中，往往需要几十瓦甚至几百瓦的音频功率，这时，低失真、高效率的音频放大器就显得颇为重要，本文从实用角度出发，设计了一款低失真、高效率的音频放大器，与传统放大器相比，本放大器在效率、体积以及功率消耗方面具有明显的优势，它产生的热量小且为传统放大器的一半，其效率在78%以上，而传统的放大器效率仅在50%左右。 1 系统设计 1．1 总体设计分析 本系统由高效率功率放大器（D 类音频功率放大器）、信号变换电路、外接测试仪表组成，系统框图如图1 所示。 图1 系统方框图 1．2 D 类功放的设计 D 类放大器的架构有对称与非对称两大类， 在此讨论的D类功放针对的是对功率、体积都非常敏感的便携式应用，因此采用全电桥的对称型放大器，以充分利用其单一电源、系统小型化的特点。D 类功率放大器由PWM 电路、开关功放电路及输出滤波器组成，原理框图如图2 所示。 采用了由比较器和三角波发生器组成的固定频率的PWM电路，用输入的音频信号幅度对三角波进行调制，得到占空比随音频输入信号幅度变化的方波， 并以相反的相位驱动上下桥臂的功率管，使功率管一个导通时另一个截止，再经输出滤波器将方波转变为音频信号，推动扬声器发声。采用全桥的D 类放大器可以实现平衡输出，易于改善放大器的输出滤波特性，并可减少干扰。全桥电路负载上的电压峰峰值接近电源电压的2 倍，可采用单电源供电。实现时，通常采取2 路输出脉冲相位相反的方法。 图2 D 类音频功率放大器组成框图 【分页导航】 第1页： D类音频功率放大器组成 第2页： 基于LM311的双路比较电路 第3页： 驱动电路以及互补对称输出和低通滤波电路 第4页： D类功率放大器电路测试 2 硬件电路设计 2．1 原理分析 D 类功率放大器的工作过程是： 当输入模拟音频信号时，模拟音频信号经过PWM 调制器变成与其幅度相对应脉宽的高频率PWM 脉冲信号，控制开关单元的开/关，经脉冲推动器驱动脉冲功率放大器工作，然后经过功率低通滤波器带动扬声器工作。 2．2 比较器 比较器电路采用低功耗、单电源工作的双路比较器芯片LM311 构成。此处为提高系统效率，减少后级H 桥中CMOS 管不必要的开合， 用两路偏置不同的三角波分别与音频信号的上半部和下半部进行比较，当正端上的电位高于负端的电位时，比较器输出为高电平，反之则输出低电平。这样产生两路相互对应的PWM波信号给后级驱动电路进行处理，双路比较电路如图3 所示。 图3 比较器电路 此处值得注意的是将上半部比较处理为音频信号接比较器的负向端、三角波信号接正向端；下半部比较则相反，这样形成相互对应，在音频信号的半部形成相应PWM 波时，另半部为低电平，可保征后级H 桥中的CMOS 管没有不必要的开合，以减少系统功率损耗。电路以音频信号为调制波，频率为70kHz 的三角波为载波，两路信号均加上2．5V 的直流偏置电压，通过比较器进行比较，得到幅值相同，占空比随音频幅度变化的脉冲信号。 LM311 芯片的供电电压为5V 单电源，为给V＋＝V－提供2．5V的静态电位，取R10＝R11，R8＝R9，4 个电阻均取10kΩ。由于三角波Vp－p＝2V，所以要求音频信号的Vp－p 不能大于2V，否则会使功放产生失真。由于比较器芯片LM311 的输出级是集电极开路结构，输出端须加上拉电阻，上拉电阻的阻值采用1kΩ 的电阻。 【分页导航】 第1页： D类音频功率放大器组成 第2页： 基于LM311的双路比较电路 第3页： 驱动电路以及互补对称输出和低通滤波电路 第4页： D类功率放大器电路测试 2．3 驱动电路以及互补对称输出和低通滤波电路 如图4 所示。将PWM 信号整形变换成互补对称的输出驱动信号， 用CD40106 施密特触发器并联运用以获得较大的电流输出，送给由晶体三极管组成的互补对称式射极跟随器驱动的输出管，保证了快速驱动。驱动电路晶体三极管选用9012 和9014 对管。 H 桥互补对称输出电路对VMOSFET 的要求是导通电阻小，开关速度快，开启电压小。因输出功率稍大于1W，属小功率输出，可选用功率相对较小、输入电容较小、容易快速驱动的对管，IRF9630 和IRFZ48N VMOS 对管的参数能够满足上述要求，故采用之。实际电路如图4 所示。本设计采用4 阶Butterworth低通滤波器。 图4 H 桥互补对称输出及低通滤波电路 对滤波器的要求是上限频率≥20kHz， 在通频带内特性基本平坦。互补PWM 开关驱动信号交替开启Q6 和Q8 或Q12和Q10，分别经两个4 阶巴特沃兹滤波器滤波后推动喇叭工作。 【分页导航】 第1页： D类音频功率放大器组成 第2页： 基于LM311的双路比较电路 第3页： 驱动电路以及互补对称输出和低通滤波电路 第4页： D类功率放大器电路测试 3 电路测试 3．1 调试步骤 1）通频带的测量：在放大器电压放大倍数为10，实测3dB 通带的上、下边界频率值。通频带测试时应去掉测试用的RC 滤波器。 2）最大不失真输出功率：放大倍数为10，输入1kHz 正弦信号，用毫伏表测量放大器输出电压有效值，计算最大输出功率Po－max。3）输入阻抗：在输入回路中串入10kΩ 电阻，放大器输入端电压下降应小于50%。 4）效率测量：输入1kHz 正弦波，放大倍数为10 时，使输出功率达到500mW，测量功率放大器的电源电流I（不包括测试用变换电路和显示部分的电流）。要求电源电压V 的范围为5×（1＋1%）V。效率为：500mW%V×I。 3．2 数据分析 根据以上的调试步骤测量，测得数据如表1、表2、表3、图5、图6 所示。 图5 展示了当输入信号的幅值不变，仅改变其频率，动态放大误差效果图。由图可知，对于频带以外的信号，系统的放大倍数与输出幅值有明显降低。对于当信号频率的升高导致EMI（电磁干扰）增强，可以利用低通滤波器降低干扰。 图5 误差放大（动态） 图6 最大不失真功率测试数据 功率放大器采用5V 电源， 前置放大器的放大倍数调到最大，适当的调节输入信号的幅值，改变其频率，测量其最大不失真输出功率及效率见图6。对于频带以外的信号，功率放大器的最大不失真功率有明显的降低。若要提高效率，可以降低载波频率，但输出电压的谐波成分及失真增加；若要使输出电压非线性失真减少，则需提高PWM 调制信号的频率。尽管高频干扰是D类功率放大器现今存在的主要问题，但其高效节能的优点，以越来越多的受到了人们的重视。 从上面的数据可知， 功放的效率和最大不失真输出功率与理论值还有一些差距，其原因有以下几方面： 1）在功放电路存在静态损耗。电路在静态下是具有一定的功耗，测试其5V 电源的静态总电流约为28mA，静态功耗为：P 损耗＝5×28＝140mW，则这部分的损耗对总的效率影响很大，且对小功率输出时影响更大。 2）功放输出电路的损耗，这部分的损耗对效率和最大不失真输出功率均有影响。H 桥的互补激励脉冲达不到理想同步，也会产生功率损耗。 3）滤波器的功率损耗，这部分损耗主要是由电感的直流电阻引起的，功率测量电路的误差。此外，还有测量仪器本身带来的测量误差。 【分页导航】 第1页： D类音频功率放大器组成 第2页： 基于LM311的双路比较电路 第3页： 驱动电路以及互补对称输出和低通滤波电路 第4页： D类功率放大器电路测试

本文采用正六边形缺陷地面结构单元设计了一款新颖的微带低通滤波器,并提出了该滤波器的原型RLC等效电路。通过对其S参数的仿真分析提取出了相应的等效电路元件值。设计了一款由五个正六边形缺陷地面结构单元叠加的低通滤波器,该滤波器具有结构紧凑,选择性较高和低插损等优点。3 dB截止频率为4.42 GHz,在5.5 GHz到10 GHz的频率范围内可得到低于-40 dB以下的带外抑止。滤波器的电磁仿真和其等效电路结果吻合。 1 引言 缺陷接地结构(Defected Ground Structure，DGS)是微波领域新近发展的热点之一，它由光子带隙结构(PBG)发展而来。DGS通过在接地板上刻蚀缺陷图案，改变接地板上屏蔽电流的分布，从而间接改变传输线的等效电感和等效电容，获得慢波特性和禁带特性。慢波特性可以让微波传输线结构更加紧凑，而禁带特性可以抑制谐波杂波等无用信号。该技术现已被应用于滤波器设计中，可使滤波器抑制谐波的能力更为突出。 本文中提出了一种正六边形的地面缺陷结构作为DGS基本单元。设计的这个DGS单元结构，其单元等效电路可由RLC并联谐振单元表示，通过改变地面缺陷单元的正六边形的面积和狭槽的宽度，可以很容易控制等效电感和电容。从而调整其频率响应特性。本文通过对六边形尺寸参数变化的研究，提出了对应的低通滤波器的等效电路，设计了一个基于五个正六边形DGS的滤波器，在ADS中对等效电路的仿真结果与HFSS中的仿真结果很吻合。 2 正六边形DGS低通滤波器 2.1 DGS及其等效电路 正六边形DGS单元结构如图1(a)所示。在微带线的下方接地板上蚀刻出2个对称的正六边形并由一狭槽连接。本文采用介电常数为3.2，厚度为0.787mm的基板。其50Ω微带线长度d为1.88 mm,微带线两旁蚀刻区域形成的等效电感L和中间的狭槽形成的等效电容C组成LC并联的谐振电路的频率响应在特定频点上产生极点。其有耗等效电路是一个并联谐振RLC电路。如图1(b)所示，该RLC电路由一个等效并联电容C，一个并联电感L 以及电阻R 构成。这些参数可以通过对该结构进行EM仿真及以下公式提取出来 式中ω0是谐振角频率;ωc代表3 dB截止角频率;Z0指传输线的特征阻抗，这里Z0为50 Ω。 图1(a)正六边形的DGS单元 图1(b)等效电路 对图1(a)的六边形DGS单元在HFSS中建模进行EM仿真，观察其谐振频率随着六边形的边长的变化情况。其中，蚀刻狭槽的长度为s=12 mm,宽度g= 0.2 mm保持不变，而六边形的边长从1.0 mm到2.5 mm变化，从仿真的结果可以看出，由于DGS图形的中间狭槽长度宽度不变，等效电容基本不变，而其等效电感随正六边形的面积增大而增加 。由可得3 dB截止频率降低，LC谐振电路的谐振频率也相应的从6.32 GHz降低为4.43 GHz，如图2所示。 图2 正六边形边长对谐振频率的影响 【分页导航】 第1页： DGS及其等效电路 第2页： 具有五个DGS单元的LPF 第3页： 仿真结果比较 2.2 低通滤波器设计 如上面的分析可以看出，正六边形DGS结构可以用来设计低通滤波器或抑止其寄生的旁带。但是该结构也存在一些缺陷，如在高频范围内没有足够的抑止，且存在着截止特性缓慢的情况。因此，在单个DGS单元上加上一个H形的并联枝节来增加微带线和正六边形DGS单元之间的耦合电容。这样不仅可以最大限度地减小LPF的尺寸，而且能够提高LPF的阻带特性。图3(a)是带H形并联支节的DGS单元，(b)是其等效电路。 图3(a)H形支节的DGS单元 图3(b)等效电路 其中，l1 = 2.5 mm,w = 1 mm,a1 = 1.2 mm,d = 1.88 mm。在其它尺寸不变的情况下，并联枝节的长度t1从4 mm到10 mm逐渐增加，由仿真结果可以看出，随着l的增加，等效电路的电容也随之增加，从而带外的抑止也随着提高。而在2.41 GHz的3 dB截止频率并没有平移，只是衰减变得更深。并联支节的长度t1为10 mm时相对于4 mm的带外抑止提高了差不多10 dB，如图4所示。 图4 H型开槽长度对谐振频率的影响 为了获得性能良好的频率响应特性，并提高其带外抑止，必须增加正六边形DGS单元的数目，在这里设计的低通滤波器采用五个正六边形DGS单元。其对称结构如图5(a)所示，对应的等效电路如图5(b)所示。 图5 (a)具有五个DGS单元的LPF 图5 (b)等效电路 除了t3之外，其它的参数都通过对单个单元进行分析而得到。它们的尺寸分别为：w = 1 mm，g = 0.2 mm，a1 = 1.15 mm，a2 = 1.05 mm，a3 = 0.95 mm，s1 = 11 mm,s2 = 7.5 mm，s3 = 4 mm，l1 = 2.5 mm，l2 = 7.5 mm，l3 = 12.5 mm，m2 = 5.1 mm，m3 = 10.1 mm，t1 = 11 mm,t2 = 7.5 mm。 【分页导航】 第1页： DGS及其等效电路 第2页： 具有五个DGS单元的LPF 第3页： 仿真结果比较 图6是采用五个DGS单元的低通滤波器随着并联支节长度t3的变化的仿真结果。由于并联支节长度增加使得图5(b)所示的等效电容CS3也随着增加。这样使得带外抑止也随之增加，而且通带到带阻的衰减也变得更加陡峭。同时我们也注意到，其带内特性如插入损耗和回波损耗却都有所增加。因此在设计的过程之中必须兼顾通带和阻带这两方面的特性。 图6 LPF频率响应随t3从2mm到6mm变化的仿真结果的比较 通过EM仿真和等效电路的仿真可以得到优化后的低通滤波器特性，当t3= 3 mm时，其仿真结果如图7所示。 图7 LPF的电磁仿真与等效电路仿真结果比较 对应的其等效网络的参数为：C1 = 0.627 pF，C2 = 0.109 pF，C3 = 0.067 pF，L1 = 1.25 nH，L2 = 1.608 nH，L3 = 0.515 nH,R1 = 8.87 kΩ，R2 = 2.39 kΩ，R3 = 1.15 kΩ，CS1 = 1.238 pF，CS2 = 0.927 pF，CS3 = 0.303 pF，LS1 = 1.01 nH，LS2 = 0.802 nH，LS3 = 1.128 nH。 为了验证这个等效电路的正确性，通过ADS对其等效电路进行了仿真。从仿真结果比较可以看出，两者吻合较好。对于低通滤波器的频率特性，对应的3 dB截止频率为4.42 GHz,在通带范围内其S11低于-21 dB.而在阻带，从5.5 GHz到10 GHz这个很宽的频带范围内可以得到低于-40 dB的带外抑止。使用H形并联枝节的DGS结构与普通的DGS结构相比在阻带内能获得更高的衰减和谐波抑止，同时实现陡峭的下降特性。 3 结论 文章提出了一种基于正六边形的DGS单元的低通滤波器，并且通过加入H形的并联枝节来增加它的等效电容从而提高它的带外抑止。提出了该DGS低通滤波器的等效电路模型。通过对DGS单元的尺寸参数分析得到该低通滤波器的等效电路元件值。设计了一个基于五个正六边形DGS单元的低通滤波器。在HFSS中对其建模仿真的结果跟在ADS中对其等效电路进行仿真的结果进行比较基本一致。截止频率响应非常的陡峭，能够获得低于-21 dB的S11,3 dB的截止频率为4.42 GHz。且在5.5 GHz到10 GHz的宽频带范围内得到低于-40 dB的阻带抑止。 【分页导航】 第1页： DGS及其等效电路 第2页： 具有五个DGS单元的LPF 第3页： 仿真结果比较

《愚男心经 》纯散文理解运放使用第一瓶 说实话，我最怕的就是解决运放使用的问题，最喜欢的也是用运放解决问题，一个孩子送了我一些进口啤酒让我给他讲讲如何规避运放使用误区，我喝了后就开始胡说了。 1．选运放要在双电源供电和单电源供电方式下做出迅速决定 ，原则上讲所有的运放都可以单电源供电，只不过是信号地的问题制约了你 ，特别是 目前的低功耗CMOS运放使得很多人认为双电源供电的运放落伍，实际不然 ，如果在运放应用初级阶段没什么把握建议从正负双电源供电的运放开始玩，成功率相对高。 2．运放应用设计是在速度与功耗，噪音与功耗，精度与速度的权衡中做出最佳决策，别去追求你不需要的性能指标，那样也是一种浪费。 学习德国人用LM224做个跟随器做成的低通滤波器就是一门艺术手法。 3. 单电源供电CMOS运放没有你想象的那样能随你所愿，电路上和双电源使用的运放没有任何区别。最起码 它有时就是不输出0就够烦你 ，另外它要处理失调丝毫不那么简单，有AD的系统可千万别轻视失调对LSB的影响。 4. 差动接法如果用单电源CMOS运放搭不一定工作正常，尤其共模抑制比等性能不好提高，有时还要防振荡。还有一点就是目前的5V供电CMOS运放由于有效作用范围变窄，噪音变得也就敏感多了。 5. 基准使用时慎用运放添足，尤其做面对需要5V模拟的时候，下图中的让DA输出5V就要慎重选用，图中的运放是轨对轨的供电的CMOS运放，千万别忽视了5V供电的运放可没法输出5V的事实,哪怕50mv差距对基准来说麻烦来了，当然尺子不准了。 6. 不是所有的运放都有“负轨” 的能力，很多单电源供电的运放的输入可以到-0.5V或更多，别忘好好看看datasheets，大多数CMOS单电源供电的运放真怕负的，而且坏得几乎没有什么觉察，没谱的情况下更要学会使用钳位电路，这太重要了，下图有时也要留着位置，使用一个封装内的双二极管，招数还有很多，不唯一不限制，但也要考虑负作用。 (本文完)