标签: 晶振阻抗

在微控制器、系统级芯片以及通信芯片中，晶振是保证系统稳定运行的核心时钟源。在设计和调试过程中，难免会遇到如下问题：电路不起振、起振时间过长、输出波形畸变、频率偏差过大等。这些现象大多与 晶振阻抗 密切相关。今天KOAN凯擎小妹带大家了解一下晶振阻抗的三个步骤： 查看阻抗曲线 → 调负载电容 → 计算负性阻抗 第一步：看阻抗曲线 晶振的等效电路通常包含四个参数： L1：等效电感（机械惯性） C1：等效电容（弹性恢复力） R1：等效电阻（能量损耗） C0：寄生电容（电极间静电效应） 通过观察晶振的阻抗曲线，可以了解晶振在不同频点下的表现： 串联谐振点fs ：等效电感L1与等效电容C1相互抵消，阻抗降至最低，仅剩等效电阻R1。在图中对应Rs点（即 ESR）。此时晶体最容易振荡。 并联谐振点fp ：晶体与寄生电容C0共同作用，使阻抗升至最高，在图中对应Zp点，接近开路。这个点决定了电路最终的工作频率。 其他频率区间 ：阻抗随频率变化而不稳定，要么偏高，要么偏低，晶体表现为电容性或电感性。电路的实际工作点通常落在fs与fp之间的区间。 详情：《晶振电路原理--机械振动等效电路》 第二步：调负载电容 在确定阻抗曲线之后，需要利用外部电容C1和C2对电路的工作点进行微调。它们与晶体的寄生电容C0共同形成等效负载电容CL，决定晶振在fs与fp之间的确切位置，从而使实际工作频率校准到标称值。 在并联振荡器（如皮尔斯振荡器）中，这两个外部电容是必不可少的，直接影响电路能否在目标频率上稳定振荡。 电容过大 → 振荡频率降低 电容过小 → 振荡频率升高 偏差过大 → 可能导致不起振或波形畸变 详情：《晶振负载电容与精度的关系》 第三步：计算负性阻抗 即使电容匹配正确，如果驱动不足，振荡仍可能无法启动。这涉及负性阻抗(-R)。振荡电路中，放大器必须提供足够的负性阻抗抵消晶体等效电阻ESR。 建议振荡宽限为晶振等效串联电阻RR的5倍之上： |-R| ≥ 5RR |-R| 太小 → 起振慢或不起振 |-R| 太大 → 晶体过热、老化加速 更多：《无源晶振：驱动功率、负性阻抗》 KOAN凯擎小妹建议 ESR参数匹配：不同晶体的等效串联阻抗ESR差异大，要与芯片手册匹配。 驱动能力适中：部分MCU振荡器可调驱动电流，避免过驱。 PCB布局优化：晶体与芯片走线尽量短、靠近接地，减少寄生电容。 测试谨慎：示波器探头会增加电容，导致频率偏差。

在晶振电路设计中，近端和远端的相位噪声会受到不同因素的影响。通常，晶振的近端相噪主要由晶体自身的参数决定，而远端相噪则更多地依赖于晶体匹配的振荡IC的特性。电性能参数，如起振时间、负载电容、负性阻抗，都对近端和远端相位噪声都有重要影响。 KOAN凯擎小妹建议优先确保近端的稳定性，同时通过适当减少晶体电流和负载电容来改善近端相噪。另外，通过增加电流可以优化远端的相噪表现。在设计晶振电路时，建议根据应用需求在相噪、起振时间和负载电容之间进行合理权衡，以优化电路性能。 1. 起振时间(T) 起振时间的长短主要由晶体的谐振电阻和振荡器的负性阻抗共同决定。高Q值的晶体谐振电阻较小，因此起振速度更快。公式如下， 其中谐振电阻R，负电阻Rˉ、动态电感L、动态电容C1、频率ω、k为常数(12~30)： 2. 负性阻抗(Rˉ) KOAN振荡器的负性阻抗通常设计为晶体谐振电阻的3至20倍，这样可以有效加快起振过程并提高振荡的稳定性。负性阻抗的倍数越高，起振速度越快。 其中：gm为跨导，与振荡IC的设计相关。在负载电容CL较小的情况下，增加 gm的值可以提高负性阻抗，从而加快起振。 3. 负载电容(CL) 负载电容的大小不仅影响振荡器的负性阻抗，还会对近端和远端相噪带来不同的影响： 小的CL ：较小的负载电容使负性阻抗变大，起振速度更快，牵引量更大，但同时也更容易受到杂散电容的影响。这对近端相噪有利，但可能增加远端相噪。 大的CL ：较大的负载电容会减小负性阻抗，导致起振速度较慢，但杂散电容的影响较小，有助于提升远端相噪的稳定性，可能对近端相噪不利。

在晶体的两侧施加电压时，晶片就会产生机械振动。在某种频率下，振动的幅度会变大，这叫做压电谐振。 1. 区分电阻和阻抗 电阻(简称R)在电路中限制所在支路的电流大小的元件。晶振的电阻越小越好，如果过大，容易不起振，增加能耗。对晶振来讲，频率越高，晶片越薄，电阻就小。相反，频率低，晶片厚，电阻大。 阻抗(简称Z)对电路中电流其阻碍作用。 实数部分为电阻R，虚数j部分为电抗。电容在电路中对交流电起阻碍作用叫做容抗1/wC；电感起阻碍作用叫做感抗wL。电容和电感总称为 电抗 。 2. 电抗频率曲线 晶体阻抗的斜率表示随着频率的增加，在特定的频率下，串联电容C和电感L之间的作用产生串联谐振电路，将晶体的阻抗降低到最小并等于R并得到串联谐振频率fs。 当频率增加到串联谐振点上时，晶体相当于电感，直到频率达到并联谐振频率fp 时，晶体两端的阻抗达到最大值。 在fs和fp之间，当两个并联电容抵消时，晶体呈现电感性。小于fs或者大于fp时，晶体呈现电容性。 3. 计算晶振的谐振频率fs和fp 假设Rs = 6.4Ω, Cs = 0.09972pF, Ls = 2.546mH,Cp = 28.68pF, 计算晶体fs和fp： 可见fs和fp很相近，差值约为18khz。在这个狭小的频率范围内，晶体为感性，需要在KOAN晶振外部并联合 适的电容，就可以组成并联谐振电路。这个合适的电容就是负载电容。