tag 标签: pcb布线

相关帖子
相关博文
  • 热度 2
    2018-4-8 10:52
    808 次阅读|
    0 个评论
    布线(Layout)是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能,大多数高速的设计理论也要最终经过Layout得以实现并验证,由此可见,布线在高速PCB设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况,分析其合理性,并给出一些比较优化的走线策略。 主要从直角走线,差分走线,蛇形线等三个方面来阐述。 1.直角走线 直角走线一般是PCB布线中要求尽量避免的情况,也几乎成为衡量布线好坏的标准之一,那么直角走线究竟会对信号传输产生多大的影响呢?从原理上说,直角走线会使传输线的线宽发生变化,造成阻抗的不连续。其实不光是直角走线,顿角,锐角走线都可能会造成阻抗变化的情况。 直角走线的对信号的影响就是主要体现在三个方面: 一是拐角可以等效为传输线上的容性负载,减缓上升时间; 二是阻抗不连续会造成信号的反射; 三是直角尖端产生的EMI。 传输线的直角带来的寄生电容可以由下面这个经验公式来计算: C=61W(Er)1/2/Z0 在上式中,C就是指拐角的等效电容(单位:pF),W指走线的宽度(单位:inch),εr指介质的介电常数,Z0就是传输线的特征阻抗。举个例子,对于一个4Mils的50欧姆传输线(εr为4.3)来说,一个直角带来的电容量大概为0.0101pF,进而可以估算由此引起的上升时间变化量: T10-90%=2.2*C*Z0/2=2.2*0.0101*50/2=0.556ps 通过计算可以看出,直角走线带来的电容效应是极其微小的。 由于直角走线的线宽增加,该处的阻抗将减小,于是会产生一定的信号反射现象,我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗,然后根据经验公式计算反射系数: ρ=(Zs-Z0)/(Zs+Z0) 一般直角走线导致的阻抗变化在7%-20%之间,因而反射系数最大为0.1左右。而且,从下图可以看到,在W/2线长的时间内传输线阻抗变化到最小,再经过W/2时间又恢复到正常的阻抗,整个发生阻抗变化的时间极短,往往在10ps之内,这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。 很多人对直角走线都有这样的理解,认为尖端容易发射或接收电磁波,产生EMI,这也成为许多人认为不能直角走线的理由之一。然而很多实际测试的结果显示,直角走线并不会比直线产生很明显的EMI。也许目前的仪器性能,测试水平制约了测试的精确性,但至少说明了一个问题,直角走线的辐射已经小于仪器本身的测量误差。 总的说来,直角走线并不是想象中的那么可怕。至少在GHz以下的应用中,其产生的任何诸如电容,反射,EMI等效应在TDR测试中几乎体现不出来,高速PCB设计工程师的重点还是应该放在布局,电源/地设计,走线设计,过孔等其他方面。当然,尽管直角走线带来的影响不是很严重,但并不是说我们以后都可以走直角线,注意细节是每个优秀工程师必备的基本素质,而且,随着数字电路的飞速发展,PCB工程师处理的信号频率也会不断提高,到10GHz以上的RF设计领域,这些小小的直角都可能成为高速问题的重点对象。 2.差分走线 差分信号(DifferentialSignal)在高速电路设计中的应用越来越广泛,电路中最关键的信号往往都要采用差分结构设计,什么另它这么倍受青睐呢?在PCB设计中又如何能保证其良好的性能呢?带着这两个问题,我们进行下一部分的讨论。 何为差分信号?通俗地说,就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态"0"还是"1"。而承载差分信号的那一对走线就称为差分走线。 差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方面: a.抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可以被完全抵消。 b.能有效抑制EMI,同样的道理,由于两根信号的极性相反,他们对外辐射的电磁场可以相互抵消,耦合的越紧密,泄放到外界的电磁能量越少。 c.时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也更适合于低幅度信号的电路。目前流行的LVDS(lowvoltagedifferentialsignaling)就是指这种小振幅差分信号技术。 对于PCB工程师来说,最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求,那就是"等长、等距"。等长是为了保证两个差分信号时刻保持相反极性,减少共模分量;等距则主要是为了保证两者差分阻抗一致,减少反射。"尽量靠近原则"有时候也是差分走线的要求之一。但所有这些规则都不是用来生搬硬套的,不少工程师似乎还不了解高速差分信号传输的本质。 下面重点讨论一下PCB差分信号设计中几个常见的误区。 误区一: 认为差分信号不需要地平面作为回流路径,或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑,或者对高速信号传输的机理认识还不够深入。从图1-8-15的接收端的结构可以看到,晶体管Q3,Q4的发射极电流是等值,反向的,他们在接地处的电流正好相互抵消(I1=0),因而差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径,其实在信号回流分析上,差分走线和普通的单端走线的机理是一致的,即高频信号总是沿着电感最小的回路进行回流,最大的区别在于差分线除了有对地的耦合之外,还存在相互之间的耦合,哪一种耦合强,那一种就成为主要的回流通路。图1-8-16是单端信号和差分信号的地磁场分布示意图。 在PCB电路设计中,一般差分走线之间的耦合较小,往往只占10~20%的耦合度,更多的还是对地的耦合,所以差分走线的主要回流路径还是存在于地平面。当地平面发生不连续的时候,无参考平面的区域,差分走线之间的耦合才会提供主要的回流通路,见图1-8-17所示。尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重,但还是会降低差分信号的质量,增加EMI,要尽量避免。也有些设计人员认为,可以去掉差分走线下方的参考平面,以抑制差分传输中的部分共模信号,但从理论上看这种做法是不可取的,阻抗如何控制?不给共模信号提供地阻抗回路,势必会造成EMI辐射,这种做法弊大于利。 误区二: 认为保持等间距比匹配线长更重要。在实际的PCB布线中,往往不能同时满足差分设计的要求。由于管脚分布,过孔,以及走线空间等因素存在,必须通过适当的绕线才能达到线长匹配的目的,但带来的结果必然是差分对的部分区域无法平行,这时候我们该如何取舍呢?在下结论之前我们先看看下面一个仿真结果。 从上面的仿真结果看来,方案1和方案2波形几乎是重合的,也就是说,间距不等造成的影响是微乎其微的,相比较而言,线长不匹配对时序的影响要大得多(方案3)。再从理论分析来看,间距不一致虽然会导致差分阻抗发生变化,但因为差分对之间的耦合本身就不显著,所以阻抗变化范围也是很小的,通常在10%以内,只相当于一个过孔造成的反射,这对信号传输不会造成明显的影响。而线长一旦不匹配,除了时序上会发生偏移,还给差分信号中引入了共模的成分,降低信号的质量,增加了EMI。 可以这么说,PCB差分走线的设计中最重要的规则就是匹配线长,其它的规则都可以根据设计要求和实际应用进行灵活处理。 误区三: 认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合,既可以提高对噪声的免疫力,还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的,但不是绝对的,如果能保证让它们得到充分的屏蔽,不受外界干扰,那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢?增大与其它信号走线的间距是最基本的途径之一,电磁场能量是随着距离呈平方关系递减的,一般线间距超过4倍线宽时,它们之间的干扰就极其微弱了,基本可以忽略。此外,通过地平面的隔离也可以起到很好的屏蔽作用,这种结构在高频的(10G以上)IC封装PCB设计中经常会用采用,被称为CPW结构,可以保证严格的差分阻抗控制(2Z0),如图1-8-19。 差分走线也可以走在不同的信号层中,但一般不建议这种走法,因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果,引入共模噪声。此外,如果相邻两层耦合不够紧密的话,会降低差分走线抵抗噪声的能力,但如果能保持和周围走线适当的间距,串扰就不是个问题。在一般频率(GHz以下),EMI也不会是很严重的问题,实验表明,相距500Mils的差分走线,在3米之外的辐射能量衰减已经达到60dB,足以满足FCC的电磁辐射标准,所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。 3.蛇形线 蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时,满足系统时序设计要求。设计者首先要有这样的认识:蛇形线会破坏信号质量,改变传输延时,布线时要尽量避免使用。但实际设计中,为了保证信号有足够的保持时间,或者减小同组信号之间的时间偏移,往往不得不故意进行绕线。 那么,蛇形线对信号传输有什么影响呢?走线时要注意些什么呢?其中最关键的两个参数就是平行耦合长度(Lp)和耦合距离(S),如图1-8-21所示。很明显,信号在蛇形走线上传输时,相互平行的线段之间会发生耦合,呈差模形式,S越小,Lp越大,则耦合程度也越大。可能会导致传输延时减小,以及由于串扰而大大降低信号的质量,其机理可以参考第三章对共模和差模串扰的分析。 下面是给Layout工程师处理蛇形线时的几点建议: 1.尽量增加平行线段的距离(S),至少大于3H,H指信号走线到参考平面的距离。通俗的说就是绕大弯走线,只要S足够大,就几乎能完全避免相互的耦合效应。 2.减小耦合长度Lp,当两倍的Lp延时接近或超过信号上升时间时,产生的串扰将达到饱和。 3.带状线(Strip-Line)或者埋式微带线(EmbeddedMicro-strip)的蛇形线引起的信号传输延时小于微带走线(Micro-strip)。理论上,带状线不会因为差模串扰影响传输速率。 4.高速以及对时序要求较为严格的信号线,尽量不要走蛇形线,尤其不能在小范围内蜿蜒走线。 5.可以经常采用任意角度的蛇形走线,如图1-8-20中的C结构,能有效的减少相互间的耦合。 6.高速PCB设计中,蛇形线没有所谓滤波或抗干扰的能力,只可能降低信号质量,所以只作时序匹配之用而无其它目的。 7.有时可以考虑螺旋走线的方式进行绕线,仿真表明,其效果要优于正常的蛇形走线。
  • 热度 1
    2016-5-12 18:36
    440 次阅读|
    0 个评论
    作者听过这样一种说法,DDR的历史,就是一个SI技术变革的过程,说白了就是拓扑与端接之争。DDR2使用的是T拓扑,发展到DDR3,引入了全新的菊花 链—fly-by结构。使用fly-by并不完全因为现在的线路板越来越高密,布局空间越来越受限,主要原因还是DDR3信号传输速率变得更快了,T型拓 扑已经不能满足高速传输的要求。   高速先生前期的文章中提到了fly-by,并且早期的文章对fly-by结构也做过一些介绍。看过文章的网友肯定还记得文中的一些观点,例如:不是所有的DDR都可以使用fly-by;为提高负载的信号质量,fly-by结构可以进行容性负载补偿… (原文链接如下:http://www.edadoc.com/cn/jswz/show_554.html)   这期文章的主题是围绕拓扑结构与端接展开的,我也来说说我对fly-by结构的一些理解。   Stub长度决定信号质量   我们经常见到的使用fly-by结构将内存颗粒串联起来的实例如图1和图2   图1   图2   图1中,stub长度约为200mil,图2 stub约为20mil。这两种做法哪种信号质量更好些呢?高速先生为此专门做仿真验证了一下。建立如下图3拓扑结构。   图3   图3各段线阻抗都取50 ohm。只改变stub长度,四个接收端波形如下图4所示:   图4   从波形可以看出,随着stub长度的增加,波形的过冲现象越来越严重。为更好的评估stub变长对信号带来的影响,我们将近端和远端接收端的眼图对比如下: 图5   由上图5可知,随着Stub变长,眼高逐渐变小,这再次验证了:stub越长信号质量越差。   PS:文章没法一篇发完,系统提示文章内容太多。。    
  • 2016-5-12 18:34
    410 次阅读|
    0 个评论
    阻抗补偿有利于改善信号质量   设计过DIMM条的小伙伴们都会注意这样一个细节,就是主网络走线要比到各个分支走线粗,如下图   图6   这么做真的可以改善信号质量?空口无凭,我们还是用仿真数据来说话。搭建如下拓扑结构,只是改变主线段阻抗(最初阻抗都是50ohm),其他变量不变。   主线段阻抗分别取40ohm与50ohm,近端和最远端负载眼图对比如下图7,图7中蓝色眼图代表的是主干线阻抗为40ohm情况,紫色眼图代表的是主干线阻抗是50ohm的情况。   图7   由 上图可知,蓝色眼图比紫色眼图张的更开,也就意味着主线段阻抗偏低信号质量会更好。降低主线段阻抗或者提高后面分支的阻抗的确可以改善信号质量,这个方法 业内把它叫做容性负载补偿。特别是那种负载很多的结构,一条链路上串了8片或者10片DDR颗粒的,做一下容性负载补偿对提升信号质量有很大的帮助。   对于喜欢深入思考的读者来说,文章写到这里肯定是远远不够的,为什么Stub长了信号质量就不好?为什么接收端要做阻抗补偿?下期的文章会针对这些问题做出详细的分析。
  • 热度 1
    2014-8-7 14:00
    576 次阅读|
    1 个评论
    PCB 三种特殊布线分享及检查方法详解  手术很重要,术后恢复也必不可少!各种 PCB 布线完成之后,就 ok 了吗?很显然,不是! PCB 布线后检查工作也很必须,那么如何对 PCB 设计中布线进行检查,为后来的 PCB 设计、电路设计铺好 “ 路 ” 呢?本文会从 PCB 设计中的各种特性来教你如何完成 PCB 布线后的检查工作,做好最后的把关工作!   在讲解 PCB 布线完成后的检查工作之前,先为大家介绍三种 PCB 的特殊走线技巧。将从直角走线,差分走线,蛇形线三个方面来阐述 PCB LAYOUT 的走线:    一、直角走线(三个方面)   直角走线的对信号的影响就是主要体现在三个方面:一是拐角可以等效为传输线上的容性负载,减缓上升时间 ; 二是阻抗不连续会造成信号的反射 ; 三是直角尖端产生的 EMI ,到 10GHz 以上的 RF 设计领域,这些小小的直角都可能成为高速问题的重点对象。     二、差分走线( “ 等长、等距、参考平面 ” )   何为差分信号( Differential Signal )?通俗地说就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态 “0” 还是 “1” 。而承载差分信号的那一对走线就称为差分走线。差分信号和普通的单端信号走线相比,最明显的优势体现在以下三方面:    1 、抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可被完全抵消。    2 、能有效抑制 EMI ,同样的道理,由于两根信号的极性相反,他们对外辐射的电磁场可以相互抵消,耦合的越紧密,泄放到外界的电磁能量越少。    3 、时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也更适合于低幅度信号的电路。目前流行的 LVDS ( low voltage differential signaling )就是指这种小振幅差分信号技术。    三、蛇形线(调节延时)   蛇形线是 Layout 中经常使用的一类走线方式。其主要目的就是为了调节延时,满足系统时序设计要求。其中最关键的两个参数就是平行耦合长度( Lp )和耦合距离( S ),很明显,信号在蛇形走线上传输时,相互平行的线段之间会发生耦合,呈差模形式, S 越小, Lp 越大,则耦合程度也越大。可能会导致传输延时减小,以及由于串扰而大大降低信号的质量,其机理可以参考对共模和差模串扰的分析。下面是给 Layout 工程师处理蛇形线时的几点建议:    1 、尽量增加平行线段的距离( S ),至少大于 3H , H 指信号走线到参考平面的距离。通俗的说就是绕大弯走线,只要 S 足够大,就几乎能完全避免相互的耦合效应。    2 、减小耦合长度 Lp ,当两倍的 Lp 延时接近或超过信号上升时间时,产生的串扰将达到饱和。    3 、带状线( Strip-Line )或者埋式微带线( Embedded Micro-strip )的蛇形线引起的信号传输延时小于微带走线( Micro-strip )。理论上,带状线不会因为差模串扰影响传输速率。    4 、高速以及对时序要求较为严格的信号线,尽量不要走蛇形线,尤其不能在小范围内蜿蜒走线。    5 、可以经常采用任意角度的蛇形走线,能有效的减少相互间的耦合。    6 、高速 PCB 设计中,蛇形线没有所谓滤波或抗干扰的能力,只可能降低信号质量,所以只作时序匹配之用而无其它目的。    7 、有时可以考虑螺旋走线的方式进行绕线,仿真表明,其效果要优于正常的蛇形走线。   手术很重要,术后恢复也必不可少!讲完了 PCB 布线,那么布完线就完事了吗?很显然,不是! PCB 布线后检查工作也很必须,那么如何对 PCB 设计中布线进行检查,为后来设计铺好路呢?请看下文!   通用 PCB 设计图检查项目    1 )电路分析了没有?为了平滑信号电路划分成基本单元没有?    2 )电路允许采用短的或隔离开的关键引线吗?    3 )必须屏蔽的地方,有效地屏蔽了吗?    4 )充分利用了基本网格图形没有?    5 )印制电路板的尺寸是否为最佳尺寸?    6 )是否尽可能使用选择的导线宽度和间距?    7 )是否采用了优选的焊盘尺寸和孔的尺寸?    8 )照相底版和简图是否合适?    9 )使用的跨接线是否最少?跨接线要穿过元件和附件吗?    l0 )装配后字母看得见吗?其尺寸和型号正确吗?    11 )为了防止起泡,大面积的铜箔开窗口了没有?    12 )有工具定位孔吗?    PCB 电气特性检查项目:    1 )是否分析了导线电阻、电感、电容的影响?尤其是对关键的压降相接地的影析了吗?    2 )导线附件的间距和形状是否符合绝缘要求?    3 )在关键之处是否控制和规定了绝缘电阻值?    4 )是否充分识别了极性?    5 )从几何学的角度衡量了导线间距对泄漏电阻、电压的影向吗?    6 )改变表面涂覆层的介质经过鉴定了吗?    PCB 物理特性检查项目:    1 )所有焊盘及其位置是否适合总装?    2 )装配好的印制电路板是否能满足冲击和振功条件?    3 )规定的标准元件的间距是多大?    4 )安装不牢固的元件或较重的部件固定好了吗?    5 )发热元件散热冷却正确吗?或者与印制电路板和其它热敏元件隔离了吗?    6 )分压器和其它多引线元件定位正确吗?    7 )元件安排和定向便于检查吗?    8 )是否消除了印制电路板上和整个印制电路板组装件上的所有可能产生的干扰?    9 )定位孔的尺寸是否正确?    10 )公差是否完全及合理?    11 )控制和签定过所有涂覆层的物理特性没有?    12 )孔和引线直径比是否公能接受的范围内?     PCB 机械设计因素:   虽然印制电路板采取机械方法支撑元件,但它不能作为整个设备的结构件来使用。在印制版的边沿部分,至少每隔 5 英寸进行一定的文撑。选择和设计印制电路板必须考虑的因素如下;    1 )印制电路板的结构 —— 尺寸和形状。    2 )需要的机械附件和插头(座)的类型。    3 )电路与其它电路及环境条件的适应性。    4 )根据一些因素,例如受热和灰尘来考虑垂直或水平安装印制电路板。    5 )需要特别注意的一些环境因素,例如散热、通风、冲击、振动、湿度。灰尘、盐雾以及辐射线。    6 )支撑的程度。    7 )保持和固定。    8 )容易取下来。 PCB 印制电路板的安装要求:   至少应该在印制电路板三个边沿边缘 1 英寸的范围内支撑。根据实践经验,厚度为 0.031——0.062 英寸的印制电路板支撑点的间距至少应为 4 英寸;厚度大于 0.093 英寸的印制电路板,其支撑点的间距至少应为 5 英寸。采取这一措施可提高印制电路板的刚性,并破坏印制电路板可能出现的谐振。   某种印制电路板通常要在考虑下列因素之后,才能决定它们所采用的安装技术。    1 )印制电路板的尺寸和形状。    2 )输入、输出端接数。    3 )可以利用的设备空间。    4 )所希望的装卸方便性。    5 )安装附件的类型。    6 )要求的散热性。    7 )要求的可屏蔽性。    8 )电路的类型及与其它电路的相互关系。   印制电路板的拨出要求:    1 )不需要安装元件的印制电路板面积。    2 )插拔工具对两印制电路板间安装距离的影响。    3 )在印制电路板设计中要专门准备安装孔和槽。    4 )插拨工具要放在设备中使用时,尤其是要考虑它的尺寸。    5 )需要一个插拔装置,通常用铆钉把它永久性地固定在印制电路板组装件上。    6 )在印制电路板的安装机架中,要求特殊设计如负载轴承凸缘。    7 )所用插拔工具与印制电路板的尺寸、形状和厚度的适应性。    8 )使用插拔工具所涉及的成本,既包括工具的价钱,也包括所增加的支出。    9 )为了紧固和使用插拔工具,而要求在一定程度上可进入设备内部。     PCB 机械方面的考虑:   对印制线路组装件有重要影响的基材特性是:吸水性、热膨张系数、耐热特性、抗挠曲强度、抗冲击强度、抗张强度、抗剪强度和硬度。   所有这些特性既影响印制电路板结构的功能,也影响印制电路板结构的生产率。   对于大多数应用场合来说,印制线路板的介质基衬是下述几种基材当中的一种:    1 )酚醛浸渍纸。    2 )丙烯酸 — 聚酯浸渍无规则排列的玻璃毡。    3 )环氧浸渍纸。    4 )环氧浸渍玻璃布。   每种基材可以是阻燃的或是可燃的。上述 1 、 2 、 3 是可以冲制的。金属化孔印制电路板最常用的材料是环氧 — 玻璃布,它的尺寸稳定性适合   于高密度线路使用,并且能使金属化孔中产生裂纹的情况最少发生。   环氧 — 玻璃布层压板的一个缺点是:在印制电路板的常用厚度范围内难以冲制,由于这个原因,所有的孔通常都是钻出来的,并采用仿型   铣作业以形成印制电路板的外形。    PCB 电气考虑:   在直流或低频交流场合中,绝缘基材最重要的电气特性是:绝缘电阻、抗电孤性和印制导线电阻以及击穿强度。   而在高频和微波场合中则是:介电常致、电容、耗散因素。   而在所有应用场合中,印制导线的电流负载能力都是重要的。    导线图形:    PCB 布线路径和定位   印制导线在规定的布线规则的制约下,应该走元件之间最短的路线。尽可能限制平行导线之间的耦合。良好的设计,要求布线的层数最少   ,在相应于所要求的封装密度下,也要求采用最宽的导线和最大的焊盘尺寸。因为圆角和平滑的内圃角可能会避免可能产生的一些电气和   机械方面的问题,所以应该避免在导线中出现尖角和急剧的拐角。    PCB 宽度和厚度:   刚性印制电路板蚀刻的铜导线的载流量。对于 1 盎司和 2 盎司的导线,考虑到蚀刻方法和铜箔厚度的正常变化以及温差,允许降低标称值的    10% (以负载电流计);对于涂覆了保护层的印制电路板组装件(基材厚度小于 0.032 英寸,铜箔厚度超过 3 盎司)则元件都降低 15% ;对于   浸焊过的印制电路板则允许降低 30%.    PCB 导线间距:   必须确定导线的最小间距,以消除相邻导线之间的电压击穿或飞弧。间距是可变的,它主要取决于下列因素:    1 )相邻导线之间的峰值电压。    2 )大气压力(最大工作高度)。    3 )所用涂覆层。    4 )电容耦合参数。   关键的阻抗元件或高频元件一般都放得很靠近,以减小关键的级延迟。变压器和电感元件应该隔离,以防止耦合;电感性的信号导线应该   成直角地正交布设;由于磁场运动会产生任何电气噪声的元件应该隔离,或者进行刚性安装,以防止过分振动。    PCB 导线图形检查:    1 )导线是否在不牺牲功能的前提下短而直?    2 )是否遵守了导线宽度的限制规定?    3 )在导线间、导线和安装孔间、导线和焊盘间 …… 必须保证的最小导线间距留出来没有?    4 )是否避免了所有导线(包括元件引线)比较靠近的平行布设?    5 )导线图形中是否避免了锐角( 90℃ 或小于 90℃ )?    PCB 设计项目检查项目列表:    1. 检查原理图的合理性及正确性;    2. 检查原理图的元件封装的正确性;    3. 强弱电的间距,隔离区域的间距;    4. 原理图和 PCB 图对应检查,防止网络表丢失;    5. 元件的封装和实物是否相符;    6. 元件的放置位置是否合适:    7. 元件是否便于安装与拆卸;    8. 对温度敏感元件是否距发热元件太近;    9. 可产生互感元件距离及方向是否合适;    10. 接插件之间的放置是否对应顺畅;    11. 便于拔插;    12. 输入输出;    13. 强电弱电;    14. 数字模拟是否交错;    15. 上风侧和下风侧元件的安排;    16. 具有方向性的元件是否进行了错误的翻转而不是旋转;    17. 元件管脚的安装孔是否合适,能否便于插入;    18. 检查每一个元件的空脚是否正常,是否为漏线;    19. 检查同一网络表在上下层布线是否有过孔,焊盘通过孔相连,防止断线,确保线路的完整性;    20. 检查上下层字符放置是否正确合理,不要放上元件盖住字符,以便于焊接或维修人员操作;    21. 非常重要的上下层线的连接不要仅仅用直插的元件的焊盘连接,最好也用过孔连接;    22. 插座中电源和信号线的安排要保证信号的完整性和抗干扰性;    23. 注意焊盘和焊孔的比例合适;    24. 各插头尽可能放在 PCB 板的边缘且便于操作;    25. 查看元件标号是否与元件相符,各元件摆放尽可能朝同一方向且摆放整齐;    26. 在不违反设计规则的情况下,电源和地线应尽可能加粗;    27. 一般情况下,上层走横线,下层走竖线,且倒角不小于 90 度;    28.PCB 上的安装孔大小和分布是否合适,尽可能减小 PCB 弯曲应力;    29. 注意 PCB 上元件的高低分布和 PCB 的形状和大小,确保方便装配。 北京得美雅电子有限公司专注于每个细节,在PCB抄板布线过程中, " 急顾客所急,想顾客所想,以品质求速度 " , 牢固树立 " 锐意进取,开拓创新;品质第一、快捷服务 " ,因为 数百名的从业多年的资深软、硬件开发技术专家,他们拥有多年在 Motorola 实验室、中国科学院、日立中国研究中心等国内外研究机构和学府工作、学习的良好资源和背景,多年专业从事硬件、软件、驱动的设计与开发经验、现服务于企业长期专业化与多元化经营战略分析, 我们的工程师眼中已经“看山是山,看水是水”,只有您不敢想的没有你想不到的,只因卓越。
  • 热度 13
    2012-3-31 17:16
    2648 次阅读|
    12 个评论
    来源:电子技术论坛 http://www.hampoo.com 1.地线的定义 什么是地线?大家在教科书上学的地线定义是:地线是作为电路电位基准点的等电位体。这个定义是不符合实际情况的。实际地线上的电位并不是恒定的。如果用仪表测量一下地线上各点之间的电位,会发现地线上各点的电位可能相差很大。正是这些电位差才造成了电路工作的异常。电路是一个等电位体的定义仅是人们对地线电位的期望。HENRY 给地线了一个更加符合实际的定义,他将地线定义为:信号流回源的低阻抗路径。这个定义中突出了地线中电流的流动。按照这个定义,很容易理解地线中电位差的产生原因。因为地线的阻抗总不会是零,当一个电流通过有限阻抗时,就会产生电压降。因此,我们应该将地线上的电位想象成象大海中的波浪一样,此起彼伏。 2.地线的阻抗   谈到地线的阻抗引起的地线上各点之间的电位差能够造成电路的误动作,许多人觉得不可思议:我们用欧姆表测量地线的电阻时,地线的电阻往往在毫欧姆级,电流流过这么小的电阻时怎么会产生这么大的电压降,导致电路工作的异常。要搞清这个问题,首先要区分开导线的电阻与阻抗两个不同的概念。电阻指的是在直流状态下导线对电流呈现的阻抗,而阻抗指的是交流状态下导线对电流的阻抗,这个阻抗主要是由导线的电感引起的。任何导线都有电感,当频率较高时,导线的阻抗远大于直流电阻,表1 给出的数据说明了这个问题。在实际电路中,造成电磁干扰的信号往往是脉冲信号,脉冲信号包含丰富的高频成分,因此会在地线上产生较大的电压。对于数字电路而言,电路的工作频率是很高的,因此地线阻抗对数字电路的影响是十分可观的。 表1 导线的阻抗(Ω): 频率 Hz D = 0.65 10cm 1m D = 0.27 10cm 1m D = 0.065 10cm 1m D = 0.04 10cm 1m 10 51.4m 517m 327m 3.28m 5.29m 52.9m 13.3m 133m 1k 429m 7.14m 632m 8.91m 5.34m 53.9m 14m 144m 100k 42.6m 712m 54m 828m 71.6m 1.0 90.3m 1.07 1M 426m 7.12 540m 8.28 714m 10 783m 10.6 5M 2.13 35.5 2.7 41.3 3.57 50 3.86 53 10M 4.26 71.2 5.4 82.8 7.14 100 7.7 106 50M 21.3 356 27 414 35.7 500 38.5 530 100M 42.6 54 71.4 77 150M 63.9 81 107 115 如果将10Hz时的阻抗近似认为是直流电阻,可以看出当频率达到10MHz 时,对于1米长导线,它的阻抗是直流电阻的1000 倍至10万倍。因此对于射频电流,当电流流过地线时,电压降是很大的。从表上还可以看出,增加导线的直径对于减小直流电阻是十分有效的,但对于减小交流阻抗的作用很有限。但在电磁兼容中,人们最关心的交流阻抗。为了减小交流阻抗,一个有效的办法是多根导线并联。当两根导线并联时,其总电感L为: L = ( L1 + M ) / 2 式中,L1 是单根导线的电感,M是两根导线之间的互感。从式中可以看出,当两根导线相距较远时,它们之间的互感很小,总电感相当于单根导线电感的一半。因此我们可以通过多条接地线来减小接地阻抗。但要注意的是,多根导线之间的距离不能过近。 3.地线干扰机理 3.1地环路干扰   图1是两个接地的电路。由于地线阻抗的存在,当电流流过地线时,就会在地线上产生电压。当电流较大时,这个电压可以很大。例如附近有大功率用电器启动时,会在地线在中流过很强的电流。这个电流会在两个设备的连接电缆上产生电流。由于电路的不平衡性,每根导线上的电流不同,因此会产生差模电压,对电路造成影响。由于这种干扰是由电缆与地线构成的环路电流产生的,因此成为地环路干扰。地环路中的电流还可以由外界电磁场感应出来。   3.2公共阻抗干扰   当两个电路共用一段地线时,由于地线的阻抗,一个电路的地电位会受另一个电路工作电流的调制。这样一个电路中的信号会耦合进另一个电路,这种耦合称为公共阻抗耦合。 在数字电路中,由于信号的频率较高,地线往往呈现较大的阻抗。这时,如果存在不同的电路共用一段地线,就可能出现公共阻抗耦合的问题。图3 的例子说明了一种干扰现象。图3 是一个有四个门电路组成的简单电路。假设门1的输出电平由高变为低,这时电路中的寄生电容(有时门2 的输入端有滤波电容)会通过门1向地线放电,由于地线的阻抗,放电电流会在地线上产生尖峰电压,如果这时门3 的输出是低电平,则这个尖峰电压就会传到门3的输出端,门4的输入端,如果这个尖峰电压的幅度超过门4 的噪声门限,就会造成门4的误动作。   4.地线干扰对策   4.1地环路对策从地环路干扰的机理可知,只要减小地环路中的电流就能减小地环路干扰。如果能彻底消除地环路中的电流,则可以彻底解决地环路干扰的问题。因此我们提出以下几种解决地环路干扰的方案。 A. 将一端的设备浮地如果将一端电路浮地,就切断了地环路,因此可以消除地环路电流。但有两个问题需要注意,一个是出于安全的考虑,往往不允许电路浮地。这时可以考虑将设备通过一个电感接地。这样对于50Hz的交流电流设备接地阻抗很小,而对于频率较高的干扰信号,设备接地阻抗较大,减小了地环路电流。但这样做只能减小高频干扰的地环路干扰。另一个问题是,尽管设备浮地,但设备与地之间还是有寄生电容,这个电容在频率较高时会提供较低的阻抗,因此并不能有效地减小高频地环路电流。 B. 使用变压器实现设备之间的连接利用磁路将两个设备连接起来,可以切断地环路电流。但要注意,变压器初次级之间的寄生电容仍然能够为频率较高的地环路电流提供通路,因此变压器隔离的方法对高频地环路电流的抑制效果较差。提高变压器高频隔离效果的一个办法是在变压器的初次级之间设置屏蔽层。但一定要注意隔离变压器屏蔽层的接地端必须在接受电路一端。否则,不仅不能改善高频隔离效果,还可能使高频耦合更加严重。因此,变压器要安装在信号接收设备的一侧。经过良好屏蔽的变压器可以在1MHz以下的频率提供有效的隔离。 C. 使用光隔离器另一个切断地环路的方法是用光实现信号的传输。这可以说是解决地环路干扰问题的最理想方法。用光连接有两种方法,一种是光耦器件,另一种是用光纤连接。光耦的寄生电容一般为2pf,能够在很高的频率提供良好的隔离。光纤几乎没有寄生电容,但安装、维护、成本等方面都不如光耦器件。 D. 使用共模扼流圈在连接电缆上使用共模扼流圈相当于增加了地环路的阻抗,这样在一定的地线电压作用下,地环路电流会减小。但要注意控制共模扼流圈的寄生电容,否则对高频干扰的隔离效果很差。共模扼流圈的匝数越多,则寄生电容越大,高频隔离的效果越差。 4.2消除公共阻抗耦合   消除公共阻抗耦合的途径有两个,一个是减小公共地线部分的阻抗,这样公共地线上的电压也随之减小,从而控制公共阻抗耦合。另一个方法是通过适当的接地方式避免容易相互干扰的电路共用地线,一般要避免强电电路和弱电电路共用地线,数字电路和模拟电路共用地线。如前所述,减小地线阻抗的核心问题是减小地线的电感。这包括使用扁平导体做地线,用多条相距较远的并联导体作接地线。对于印刷线路板,在双层板上布地线网格能够有效地减小地线阻抗,在多层板中专门用一层做地线虽然具有很小的阻抗,但这会增加线路板的成本。通过适当接地方式避免公共阻抗的接地方法是并联单点接地,如图4 所示。并联接地的缺点是接地的导线过多。因此在实际中,没有必要所有电路都并联单点接地,对于相互干扰较少的电路,可以采用串联单点接地。例如,可以将电路按照强信号,弱信号,模拟信号,数字信号等分类,然后在同类电路内部用串联单点接地,不同类型的电路采用并联单点接地。   5.小结   地线造成电磁干扰的主要原因是地线存在阻抗,当电流流过地线时,会在地线上产生电压,这就是地线噪声。在这个电压的驱动下,会产生地线环路电流,形成地环路干扰。当两个电路共用一段地线时,会形成公共阻抗耦合。解决地环路干扰的方法有切断地环路,增加地环路的阻抗,使用平衡电路等。解决公共阻抗耦合的方法是减小公共地线部分的阻抗,或采用并联单点接地,彻底消除公共阻抗.    
相关资源
  • 所需E币: 4
    时间: 2020-1-4 12:52
    大小: 224.49KB
    上传者: 微风DS
    高速PCB设计指南……
  • 所需E币: 5
    时间: 2020-1-6 14:17
    大小: 72.9KB
    上传者: 2iot
    本文介绍了利用现代FPGA架构的先进性能管理PCB复杂性的新方法,即可以减少PCB布线的拥塞,减少设计反复、重新设计的次数以及削减层和元件的数量。同时也概述了利用FPGA的灵活I/O特性降低PCB制造成本的方法。……
  • 所需E币: 3
    时间: 2020-1-6 14:22
    大小: 10.71KB
    上传者: 微风DS
    RF产品设计过程中降低信号耦合的PCB布线技巧……
  • 所需E币: 5
    时间: 2020-1-6 14:50
    大小: 1.16MB
    上传者: rdg1993
    PCB布线,gcc-as以及布线方面的学习文档……
  • 所需E币: 5
    时间: 2020-1-6 15:04
    大小: 9.8KB
    上传者: rdg1993
    PCB布局……
  • 所需E币: 0
    时间: 2019-7-23 14:10
    大小: 413.91KB
    PCB布线与布局隔离准则:强弱电流隔离、大小电压隔离,高低频率隔离、输入输出隔离
  • 所需E币: 1
    时间: 2019-5-28 09:43
    大小: 1.63MB
    双面板布线技巧在当今激烈竞争的电池供电市场中,由于成本指标限制,设计人员常常使用双面板。尽管多层板(4层、6层及8层)方案在尺寸、噪声和性能方面具有明显优势,成本压力却促使工程师们重新考虑其布线策略,采用双面板。在本文中,我们将讨论自动布线功能的正确使用和错误使用,有无地平面时电流回路的设计策略,以及对双面板元件布局的建议。自动布线的优缺点以及模拟电路布线的注意事项设计PCB时,往往很想使用自动布线。通常,纯数字的电路板(尤其信号电平比较低,电路密度比较小时)采用自动布线是没有问题的。但是,在设计模拟、混合信号或高速电路板时,如果采用布线软件的自动布线工具,可能会出现一些问题,甚至很可能带来严重的电路性能问题。例如,图1中显示了一个采用自动布线设计的双面板的顶层。此双面板的底层如图2所示,这些布线层的电路原理图如图3a和图3b所示。设计此混合信号电路板时,经仔细考虑,将器件手工放在板上,以便将数字和模拟器件分开放置。采用这种布线方案时,有几个方面需要注意,但最麻烦的是接地。如果在顶层布地线,则顶层的器件都通过走线接地。器件还在底层接地,顶层和底层的地线通过电路板最右侧的过孔连接。当检查这种布线策略时,首先发现的弊端是存在多个地环路。另外,还会发现底层的地线返回路径被水平信号线隔断了。这种接地方案的可取之处是,模拟器件(12位A/D转换器MCP3202和2.5V参考电压源MCP4125)放在电路板的最右侧,这种布局确保了这些模拟芯片下面不会有数字地信号经过。图3a和图3b所示电路的手工布线如图4、图5所示。在手工布线时,为确保正确实现电路,需要遵循一些通用的设计准则:尽量采用地平面作为电流回路;将模拟地平面和数字地平面分开;如果地平面被信号走线隔断,为降低对地电流回路的干扰,应使信号走线与地平面垂直;模拟电路尽量靠近电路板边缘放置,数字电路尽量靠近电源连接端放置,这样做可以降低由数字开关引起的di/dt效应。这两种双面板都在底层布有地平面,这种做法是为了方便工程师解决问题,
广告