标签: pcb布线

在电路设计和 PCB 布线中，常常会在 IC 之间的信号线上接一个小电阻，这是为什么呢？这篇文章将从几个方面来分析这个问题。 一、防止反射 当信号线上的电压发生变化时，信号会以一定的速度从信号源向信号终端传输，这个速度是受到信号线的长度、传输介质的特性以及电路特性的影响。当信号线长度超过一定范围时，信号在传输过程中可能会发生反射。 反射指的是信号在信号线上的传输过程中，由于电阻、电感等因素的影响，导致部分信号反弹回去，与原信号叠加在一起形成衰减、畸变等现象。这会对信号的传输造成不良影响。 在电路设计中，为了避免信号的反射，常常会在信号线上串联一个小电阻，这个电阻被称为终端电阻。终端电阻可以通过阻抗匹配的方式消除反射，并提高信号的传输质量和速度。 二、抑制噪声 在电路中，信号线会受到各种噪声的影响，例如电源噪声、地噪声、 EMI 干扰等。这些噪声信号会通过信号线传输到电路的其他部分，导致电路的工作不稳定、误差增大等问题。 为了抑制噪声的影响，可以在信号线上串联一个小电阻，这个电阻被称为串联电阻。串联电阻可以通过阻抗匹配的方式降低噪声的传输效果，并减少信号线受到的干扰。 三、控制电流 当信号线上的电压发生变化时，信号线中会产生电流。这个电流会对电路的其他部分产生影响，例如引起电路的干扰、噪声等问题。 为了控制电流的大小，可以在信号线上串联一个小电阻，这个电阻被称为串联电阻。串联电阻可以限制电流的大小，从而控制信号线对电路的其他部分产生的影响。 四、防止短路 当信 号线与其他线路或元件相连时，可能会出现短路的情况。这会导致电路的短路保护电路触发，使电路停止工作。 为了避免短路的发生，可以在信号线和其他线路或元件相连的地方串联一个小电阻，这个电阻被称为串联电阻。串联电阻可以限制电流的大小，从而防止短路的发生，保护电路的正常工作。 五、保护 IC 在电路中， IC 是一个非常重要的元件，其功能的稳定性和寿命直接影响整个电路的性能和寿命。为了保护 IC ，常常会在 IC 引脚和其他线路相连的地方串联一个小电阻，这个电阻被称为串联电阻。 串联电阻可以限制 IC 引脚上的电流和电压，从而保护 IC 不受过大的电流和电压的影响。这可以延长 IC 的寿命，提高电路的稳定性和可靠性。 综上所述， IC 之间的信号线上接一个小电阻的目的有很多，包括防止反射、抑制噪声、控制电流、防止短路和保护 IC 。这些措施都是为了提高电路的稳定性、可靠性和性能。在实际的电路设计中，需要根据具体的情况选择合适的电阻值和接法，以达到最佳的电路效果。 关注公众号“优特美尔商城”，获取更多电子元器件知识、电路讲解、型号资料、电子资讯，欢迎留言讨论。

在电子电路设计中，经常会用到0欧姆电阻器（Zero Ohm Resistor），有时也称之为跳线电阻（Zero Ohm Jumper）或跨接电阻。作为一种特殊电阻器，0欧姆电阻的阻值近乎为零，寄生电感比过孔（via）还要小，可防止高频电路产生干扰，在大规模生产中的安装成本比跳线低，因此在BOM表中的用量也不少。 电气性能 0欧姆电阻的阻值并非真正为零，只是针对相关应用电路起到了“0欧姆”作用而已。 铜带型跳线电阻器电气性能 相对常规电阻器而言，0欧姆电阻的阻值很小，厚膜型通常为mΩ级，铜带型的最大阻值不超过0.0002Ω。 例如，RCWPM系列厚膜型片式零欧姆电阻器的最大阻值为20mΩ、25mΩ、30mΩ、35mΩ，其电阻体采用金属合金，基体为96%氧化铝，工作温度范围为-65°C to +150°C。 WSL...9系列铜带型跳线电阻器的最大阻值为0.0002Ω，感抗小于2nH，最大电流为200A，工作温度范围为-65°C to +170°C，温度系数为3900ppm/°C。 厚膜型片式零欧姆电阻器性能 在封装上，0欧姆电阻于普通电阻器没有区别，一样采用标准封装规格，如0201、0402、0603、0805、1206、2010、2512等。 主要用途 用0欧姆电阻取代跳线，不仅防止了天线式高频干扰，还极大提高了电子工程师的PCB布线灵活性。电子电路中，0欧姆电阻器的一些主要应用如下： 1. 取代跳线使用，避免用跳针造成的高频干扰（成为天线）。 2. 匹配电路参数不确定时以0欧姆代替，实际调试时确定参数，再以具体数值的元件代替。 3. 用来精确测量耗电。0欧姆电阻阻值很小，消耗很小，这样方便测耗电流，特别是大电流的测量。 4. PCB布线时采用0欧姆电阻，可使设计更加灵活，充分发挥设计师的技能。 5. 在高频信号下充当电感或电容，以解决等EMC问题。 6. 用于单点接地。数字和模拟等混合电路往往要求两个地分开，并且单点连接。用一个0欧电阻连接这两个地，而不是直接连在一起，这样地线被分成了两个网络，有利于接地电路的布线。 7.配置电路。一般产品上不要出现跳线和拨码开关。有时用户会乱动设置，易引起误会，为了减少维护费用，应用0欧电阻代替跳线等焊在PCB上。 有趣的是，0欧姆电阻器通常不提供阻值偏差，数据表只提供标称阻值和最大阻值。如果电路需要，0欧姆电阻也可以制作成电阻网络，以优化PCB布线和提高电路的电气性能。

STPM33双相电表精度达0.2%，带有防篡改监测、CT和分流传感器，适合Vnom=140-300V(RMS), Inom/Imax = 5/100A(RMS)的, flin = 50/60Hz±10%，Tamb = -40 to +85°C的供电系统。 STPM33双相智能电表开发板 系统板采用3.3V电源，可通过一个隔离的RS232端口或者STEVAL-IPE023V1 USB隔离接口工具，与一个运行评估软件的PC进行接口，以便配置和阅读数据。 评估板IEC61000带有SPI/UART引脚，可与MCU接口开发新的应用。 方案原理 方案采用STPM33属于ASSP芯片，采用罗氏线圈、电流互感器或旁路电流传感器，可在电力线系统中实现对功率和电能的高精确性测量。这些器件可提供瞬时电压和电流波形，并计算电压和电流的均方根（有效）值、有功功率、无功功率、视在功率和电能。 STPM33是由模拟部分和数字部分组成的混合信号IC。模拟部分包含多达两个可编程增益低噪声低失调放大器和多达四个二阶24位∑-Δ型模数转换器、两个带独立温度补偿的能隙电压基准、一个低压降稳压器和若干直流缓冲器。数字部分包含数字滤波级、一款硬接线DSP、DFE连接输入，以及一个串行通信接口（UART或SPI）。它们是完全可配置的，在整个电流动态范围中，只需一个负载点即可快速实现数字系统校准。 STPM33具有用于应用开发的SPI/UART引脚，提供微控制器的接口，包括5个SPI引脚（MISO、MOSI、SCS、SYN、SCL）以及4个UART引脚（(RX、TX、SCS、SYN），这些外设共用相同管脚，不能同时使用。 电路通过Silicon Labs推出的SI8261光耦驱动芯片，采用LED的正向特性和反向特性来实现该互锁功能。由于SI8261本身的驱动芯片反向电压比较低，可以通过电路上串联一个D1或D2二极管，利用其反向特性来保证在芯片承受反压时芯片不会工作，从而实现互锁功能；另外SI8261输出4A峰值驱动电流，驱动侧供电压6.5V-30V,支持-40℃-125℃的宽工作温度范围，5KV隔离电压。 RS232/UART电路 STPM34双相电表评估板电路图 该板通过一个隔离RS232接口，或通过STEAL-IPE023V1隔离USB接口工具，可以与PC上运行评估软件连接，用于配置和数据读取。其他主要特性还有： - USB端口，用于连接到隔离硬件编程 - RS232和UART隔离端口，用于连接到PC GUI - SPI/UART开关，用于设备的外设选择 - 2个可编程板上LED - 数字扩展到外部系统级芯片或单片机 - IEC61000标准兼容 芯齐齐BOM表分析 为了获得高系统精度，需发挥STPM33芯片性能，并严格选择外部元件。例如，使电压和电流通道的信噪比最大化，选择最佳的电流电压转化率（Ks）和电压分压率等。 芯齐齐智能BOM工具显示，BOM表中的SI8261芯片是一款2.5kVrms超低功耗数字隔离器, 具有高数据速率，高电磁抗扰度，低传播延迟和低功耗, 外部BOM元件少等特点。SI8261无需启动初始化，额定工作电压下使用寿命达60年。 STPM33双电表BOM表 本方案中的电阻器全部采用±1%容差，TCR为100ppm/°C的精密电阻器，以实现系统精度。其中，R12,R13,R14,R15,R16,R21,R23,R24,R25,R26采用易于安装的miniMELF封装。

布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。 主要从直角走线，差分走线，蛇形线等三个方面来阐述。 1．直角走线 直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。 直角走线的对信号的影响就是主要体现在三个方面： 一是拐角可以等效为传输线上的容性负载，减缓上升时间； 二是阻抗不连续会造成信号的反射； 三是直角尖端产生的EMI。 传输线的直角带来的寄生电容可以由下面这个经验公式来计算： C=61W(Er)1/2/Z0 在上式中，C就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量： T10-90%=2.2*C*Z0/2=2.2*0.0101*50/2=0.556ps 通过计算可以看出，直角走线带来的电容效应是极其微小的。 由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数： ρ=(Zs-Z0)/(Zs+Z0) 一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。 很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生EMI，这也成为许多人认为不能直角走线的理由之一。然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的EMI。也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。 总的说来，直角走线并不是想象中的那么可怕。至少在GHz以下的应用中，其产生的任何诸如电容，反射，EMI等效应在TDR测试中几乎体现不出来，高速PCB设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面。当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，PCB工程师处理的信号频率也会不断提高，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。 2．差分走线 差分信号（DifferentialSignal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。 何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态"0"还是"1"。而承载差分信号的那一对走线就称为差分走线。 差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面： a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。 b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。 c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（lowvoltagedifferentialsignaling）就是指这种小振幅差分信号技术。 对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是"等长、等距"。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。"尽量靠近原则"有时候也是差分走线的要求之一。但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。 下面重点讨论一下PCB差分信号设计中几个常见的误区。 误区一： 认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。从图1-8-15的接收端的结构可以看到，晶体管Q3,Q4的发射极电流是等值，反向的，他们在接地处的电流正好相互抵消（I1=0），因而差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路。图1-8-16是单端信号和差分信号的地磁场分布示意图。 在PCB电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合才会提供主要的回流通路，见图1-8-17所示。尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加EMI，要尽量避免。也有些设计人员认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如何控制？不给共模信号提供地阻抗回路，势必会造成EMI辐射，这种做法弊大于利。 误区二： 认为保持等间距比匹配线长更重要。在实际的PCB布线中，往往不能同时满足差分设计的要求。由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行，这时候我们该如何取舍呢？在下结论之前我们先看看下面一个仿真结果。 从上面的仿真结果看来，方案1和方案2波形几乎是重合的，也就是说，间距不等造成的影响是微乎其微的，相比较而言，线长不匹配对时序的影响要大得多（方案3）。再从理论分析来看，间距不一致虽然会导致差分阻抗发生变化，但因为差分对之间的耦合本身就不显著，所以阻抗变化范围也是很小的，通常在10%以内，只相当于一个过孔造成的反射，这对信号传输不会造成明显的影响。而线长一旦不匹配，除了时序上会发生偏移，还给差分信号中引入了共模的成分，降低信号的质量，增加了EMI。 可以这么说，PCB差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。 误区三： 认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G以上）IC封装PCB设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0），如图1-8-19。 差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。在一般频率（GHz以下），EMI也不会是很严重的问题，实验表明，相距500Mils的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以满足FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。 3．蛇形线 蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。 那么，蛇形线对信号传输有什么影响呢？走线时要注意些什么呢？其中最关键的两个参数就是平行耦合长度（Lp）和耦合距离（S），如图1-8-21所示。很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考第三章对共模和差模串扰的分析。 下面是给Layout工程师处理蛇形线时的几点建议： 1．尽量增加平行线段的距离（S），至少大于3H，H指信号走线到参考平面的距离。通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。 2．减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。 3．带状线（Strip-Line）或者埋式微带线（EmbeddedMicro-strip）的蛇形线引起的信号传输延时小于微带走线（Micro-strip）。理论上，带状线不会因为差模串扰影响传输速率。 4．高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。 5．可以经常采用任意角度的蛇形走线，如图1-8-20中的C结构，能有效的减少相互间的耦合。 6．高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。 7．有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。

PCB 三种特殊布线分享及检查方法详解 　手术很重要，术后恢复也必不可少！各种 PCB 布线完成之后，就 ok 了吗？很显然，不是！ PCB 布线后检查工作也很必须，那么如何对 PCB 设计中布线进行检查，为后来的 PCB 设计、电路设计铺好 “ 路 ” 呢？本文会从 PCB 设计中的各种特性来教你如何完成 PCB 布线后的检查工作，做好最后的把关工作！ 　　在讲解 PCB 布线完成后的检查工作之前，先为大家介绍三种 PCB 的特殊走线技巧。将从直角走线，差分走线，蛇形线三个方面来阐述 PCB LAYOUT 的走线： 　 　一、直角走线（三个方面） 　　直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间 ; 二是阻抗不连续会造成信号的反射 ; 三是直角尖端产生的 EMI ，到 10GHz 以上的 RF 设计领域，这些小小的直角都可能成为高速问题的重点对象。 　 　　二、差分走线（ “ 等长、等距、参考平面 ” ） 　　何为差分信号（ Differential Signal ）？通俗地说就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态 “0” 还是 “1” 。而承载差分信号的那一对走线就称为差分走线。差分信号和普通的单端信号走线相比，最明显的优势体现在以下三方面： 　　 1 、抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可被完全抵消。 　　 2 、能有效抑制 EMI ，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。 　　 3 、时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的 LVDS （ low voltage differential signaling ）就是指这种小振幅差分信号技术。 　 　三、蛇形线（调节延时） 　　蛇形线是 Layout 中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。其中最关键的两个参数就是平行耦合长度（ Lp ）和耦合距离（ S ），很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式， S 越小， Lp 越大，则耦合程度也越大。可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考对共模和差模串扰的分析。下面是给 Layout 工程师处理蛇形线时的几点建议： 　　 1 、尽量增加平行线段的距离（ S ），至少大于 3H ， H 指信号走线到参考平面的距离。通俗的说就是绕大弯走线，只要 S 足够大，就几乎能完全避免相互的耦合效应。 　　 2 、减小耦合长度 Lp ，当两倍的 Lp 延时接近或超过信号上升时间时，产生的串扰将达到饱和。 　　 3 、带状线（ Strip-Line ）或者埋式微带线（ Embedded Micro-strip ）的蛇形线引起的信号传输延时小于微带走线（ Micro-strip ）。理论上，带状线不会因为差模串扰影响传输速率。 　　 4 、高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。 　　 5 、可以经常采用任意角度的蛇形走线，能有效的减少相互间的耦合。 　　 6 、高速 PCB 设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。 　　 7 、有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。 　　手术很重要，术后恢复也必不可少！讲完了 PCB 布线，那么布完线就完事了吗？很显然，不是！ PCB 布线后检查工作也很必须，那么如何对 PCB 设计中布线进行检查，为后来设计铺好路呢？请看下文！ 　　通用 PCB 设计图检查项目 　　 1 ）电路分析了没有？为了平滑信号电路划分成基本单元没有？ 　　 2 ）电路允许采用短的或隔离开的关键引线吗？ 　　 3 ）必须屏蔽的地方，有效地屏蔽了吗？ 　　 4 ）充分利用了基本网格图形没有？ 　　 5 ）印制电路板的尺寸是否为最佳尺寸？ 　　 6 ）是否尽可能使用选择的导线宽度和间距？ 　　 7 ）是否采用了优选的焊盘尺寸和孔的尺寸？ 　　 8 ）照相底版和简图是否合适？ 　　 9 ）使用的跨接线是否最少？跨接线要穿过元件和附件吗？ 　　 l0 ）装配后字母看得见吗？其尺寸和型号正确吗？ 　　 11 ）为了防止起泡，大面积的铜箔开窗口了没有？ 　　 12 ）有工具定位孔吗？ 　　 PCB 电气特性检查项目： 　　 1 ）是否分析了导线电阻、电感、电容的影响？尤其是对关键的压降相接地的影析了吗？ 　　 2 ）导线附件的间距和形状是否符合绝缘要求？ 　　 3 ）在关键之处是否控制和规定了绝缘电阻值？ 　　 4 ）是否充分识别了极性？ 　　 5 ）从几何学的角度衡量了导线间距对泄漏电阻、电压的影向吗？ 　　 6 ）改变表面涂覆层的介质经过鉴定了吗？ 　　 PCB 物理特性检查项目： 　　 1 ）所有焊盘及其位置是否适合总装？ 　　 2 ）装配好的印制电路板是否能满足冲击和振功条件？ 　　 3 ）规定的标准元件的间距是多大？ 　　 4 ）安装不牢固的元件或较重的部件固定好了吗？ 　　 5 ）发热元件散热冷却正确吗？或者与印制电路板和其它热敏元件隔离了吗？ 　　 6 ）分压器和其它多引线元件定位正确吗？ 　　 7 ）元件安排和定向便于检查吗？ 　　 8 ）是否消除了印制电路板上和整个印制电路板组装件上的所有可能产生的干扰？ 　　 9 ）定位孔的尺寸是否正确？ 　　 10 ）公差是否完全及合理？ 　　 11 ）控制和签定过所有涂覆层的物理特性没有？ 　　 12 ）孔和引线直径比是否公能接受的范围内？ 　 　 PCB 机械设计因素： 　　虽然印制电路板采取机械方法支撑元件，但它不能作为整个设备的结构件来使用。在印制版的边沿部分，至少每隔 5 英寸进行一定的文撑。选择和设计印制电路板必须考虑的因素如下； 　　 1 ）印制电路板的结构 —— 尺寸和形状。 　　 2 ）需要的机械附件和插头（座）的类型。 　　 3 ）电路与其它电路及环境条件的适应性。 　　 4 ）根据一些因素，例如受热和灰尘来考虑垂直或水平安装印制电路板。 　　 5 ）需要特别注意的一些环境因素，例如散热、通风、冲击、振动、湿度。灰尘、盐雾以及辐射线。 　　 6 ）支撑的程度。 　　 7 ）保持和固定。 　　 8 ）容易取下来。 PCB 印制电路板的安装要求： 　　至少应该在印制电路板三个边沿边缘 1 英寸的范围内支撑。根据实践经验，厚度为 0.031——0.062 英寸的印制电路板支撑点的间距至少应为 4 英寸；厚度大于 0.093 英寸的印制电路板，其支撑点的间距至少应为 5 英寸。采取这一措施可提高印制电路板的刚性，并破坏印制电路板可能出现的谐振。 　　某种印制电路板通常要在考虑下列因素之后，才能决定它们所采用的安装技术。 　　 1 ）印制电路板的尺寸和形状。 　　 2 ）输入、输出端接数。 　　 3 ）可以利用的设备空间。 　　 4 ）所希望的装卸方便性。 　　 5 ）安装附件的类型。 　　 6 ）要求的散热性。 　　 7 ）要求的可屏蔽性。 　　 8 ）电路的类型及与其它电路的相互关系。 　　印制电路板的拨出要求： 　　 1 ）不需要安装元件的印制电路板面积。 　　 2 ）插拔工具对两印制电路板间安装距离的影响。 　　 3 ）在印制电路板设计中要专门准备安装孔和槽。 　　 4 ）插拨工具要放在设备中使用时，尤其是要考虑它的尺寸。 　　 5 ）需要一个插拔装置，通常用铆钉把它永久性地固定在印制电路板组装件上。 　　 6 ）在印制电路板的安装机架中，要求特殊设计如负载轴承凸缘。 　　 7 ）所用插拔工具与印制电路板的尺寸、形状和厚度的适应性。 　　 8 ）使用插拔工具所涉及的成本，既包括工具的价钱，也包括所增加的支出。 　　 9 ）为了紧固和使用插拔工具，而要求在一定程度上可进入设备内部。 　 　 PCB 机械方面的考虑： 　　对印制线路组装件有重要影响的基材特性是：吸水性、热膨张系数、耐热特性、抗挠曲强度、抗冲击强度、抗张强度、抗剪强度和硬度。 　　所有这些特性既影响印制电路板结构的功能，也影响印制电路板结构的生产率。 　　对于大多数应用场合来说，印制线路板的介质基衬是下述几种基材当中的一种： 　　 1 ）酚醛浸渍纸。 　　 2 ）丙烯酸 — 聚酯浸渍无规则排列的玻璃毡。 　　 3 ）环氧浸渍纸。 　　 4 ）环氧浸渍玻璃布。 　　每种基材可以是阻燃的或是可燃的。上述 1 、 2 、 3 是可以冲制的。金属化孔印制电路板最常用的材料是环氧 — 玻璃布，它的尺寸稳定性适合 　　于高密度线路使用，并且能使金属化孔中产生裂纹的情况最少发生。 　　环氧 — 玻璃布层压板的一个缺点是：在印制电路板的常用厚度范围内难以冲制，由于这个原因，所有的孔通常都是钻出来的，并采用仿型 　　铣作业以形成印制电路板的外形。 　　 PCB 电气考虑： 　　在直流或低频交流场合中，绝缘基材最重要的电气特性是：绝缘电阻、抗电孤性和印制导线电阻以及击穿强度。 　　而在高频和微波场合中则是：介电常致、电容、耗散因素。 　　而在所有应用场合中，印制导线的电流负载能力都是重要的。 　 　导线图形： 　　 PCB 布线路径和定位 　　印制导线在规定的布线规则的制约下，应该走元件之间最短的路线。尽可能限制平行导线之间的耦合。良好的设计，要求布线的层数最少 　　，在相应于所要求的封装密度下，也要求采用最宽的导线和最大的焊盘尺寸。因为圆角和平滑的内圃角可能会避免可能产生的一些电气和 　　机械方面的问题，所以应该避免在导线中出现尖角和急剧的拐角。 　　 PCB 宽度和厚度： 　　刚性印制电路板蚀刻的铜导线的载流量。对于 1 盎司和 2 盎司的导线，考虑到蚀刻方法和铜箔厚度的正常变化以及温差，允许降低标称值的 　　 10% （以负载电流计）；对于涂覆了保护层的印制电路板组装件（基材厚度小于 0.032 英寸，铜箔厚度超过 3 盎司）则元件都降低 15% ；对于 　　浸焊过的印制电路板则允许降低 30%. 　　 PCB 导线间距： 　　必须确定导线的最小间距，以消除相邻导线之间的电压击穿或飞弧。间距是可变的，它主要取决于下列因素： 　　 1 ）相邻导线之间的峰值电压。 　　 2 ）大气压力（最大工作高度）。 　　 3 ）所用涂覆层。 　　 4 ）电容耦合参数。 　　关键的阻抗元件或高频元件一般都放得很靠近，以减小关键的级延迟。变压器和电感元件应该隔离，以防止耦合；电感性的信号导线应该 　　成直角地正交布设；由于磁场运动会产生任何电气噪声的元件应该隔离，或者进行刚性安装，以防止过分振动。 　　 PCB 导线图形检查： 　　 1 ）导线是否在不牺牲功能的前提下短而直？ 　　 2 ）是否遵守了导线宽度的限制规定？ 　　 3 ）在导线间、导线和安装孔间、导线和焊盘间 …… 必须保证的最小导线间距留出来没有？ 　　 4 ）是否避免了所有导线（包括元件引线）比较靠近的平行布设？ 　　 5 ）导线图形中是否避免了锐角（ 90℃ 或小于 90℃ ）？ 　　 PCB 设计项目检查项目列表： 　　 1. 检查原理图的合理性及正确性； 　　 2. 检查原理图的元件封装的正确性； 　　 3. 强弱电的间距，隔离区域的间距； 　　 4. 原理图和 PCB 图对应检查，防止网络表丢失； 　　 5. 元件的封装和实物是否相符； 　　 6. 元件的放置位置是否合适： 　　 7. 元件是否便于安装与拆卸； 　　 8. 对温度敏感元件是否距发热元件太近； 　　 9. 可产生互感元件距离及方向是否合适； 　　 10. 接插件之间的放置是否对应顺畅； 　　 11. 便于拔插； 　　 12. 输入输出； 　　 13. 强电弱电； 　　 14. 数字模拟是否交错； 　　 15. 上风侧和下风侧元件的安排； 　　 16. 具有方向性的元件是否进行了错误的翻转而不是旋转； 　　 17. 元件管脚的安装孔是否合适，能否便于插入； 　　 18. 检查每一个元件的空脚是否正常，是否为漏线； 　　 19. 检查同一网络表在上下层布线是否有过孔，焊盘通过孔相连，防止断线，确保线路的完整性； 　　 20. 检查上下层字符放置是否正确合理，不要放上元件盖住字符，以便于焊接或维修人员操作； 　　 21. 非常重要的上下层线的连接不要仅仅用直插的元件的焊盘连接，最好也用过孔连接； 　　 22. 插座中电源和信号线的安排要保证信号的完整性和抗干扰性； 　　 23. 注意焊盘和焊孔的比例合适； 　　 24. 各插头尽可能放在 PCB 板的边缘且便于操作； 　　 25. 查看元件标号是否与元件相符，各元件摆放尽可能朝同一方向且摆放整齐； 　　 26. 在不违反设计规则的情况下，电源和地线应尽可能加粗； 　　 27. 一般情况下，上层走横线，下层走竖线，且倒角不小于 90 度； 　　 28.PCB 上的安装孔大小和分布是否合适，尽可能减小 PCB 弯曲应力； 　　 29. 注意 PCB 上元件的高低分布和 PCB 的形状和大小，确保方便装配。 北京得美雅电子有限公司专注于每个细节，在PCB抄板布线过程中， " 急顾客所急，想顾客所想，以品质求速度 " ， 牢固树立 " 锐意进取，开拓创新；品质第一、快捷服务 " ，因为 数百名的从业多年的资深软、硬件开发技术专家，他们拥有多年在 Motorola 实验室、中国科学院、日立中国研究中心等国内外研究机构和学府工作、学习的良好资源和背景，多年专业从事硬件、软件、驱动的设计与开发经验、现服务于企业长期专业化与多元化经营战略分析， 我们的工程师眼中已经“看山是山，看水是水”，只有您不敢想的没有你想不到的，只因卓越。