标签: L31

处理器设计自动化 和 可定制 RISC-V 处理器知识产权（ IP ）的领导者 Codasip 日前宣布，将通过 Intel Ò Pathfinder for RISC-V* 计划 专业版提供其 32 位 IP 核 L31 。通过加入该计划， Codasip 正在 通过 使用英特尔 的 FPGA 使其 屡获殊荣 的嵌入式 RISC-V 技术更易于用于原型设计、 量 产设计或研究目的。 在 SoC 的设计过程中 ， 利用 FPGA 进行架构探索和 了解 IP 的不同配置和组合 大有裨益， 特别是在 SoC 开发周期的早期阶段。英特尔 此 前刚刚 宣布 了 其 Pathfinder for RISC-V 计划 ， 提供了一个利用其 FPGA 板卡 对接 RISC-V 处理器和 外设 IP 的 通用环境。 “ FPGA 是电子行业 中进行 原型设计和 实现量 产的重要组成部分， ” Codasip 首席营销官 Rupert Baines 表示 。“ 我们欢迎英特尔对该 计划 的投资 ，该公司 对 RISC-V 的 明确 承诺将使整个 RISC-V 生态系统受益。 我们很荣幸成为这项 倡议 的一部分， 从而助力 我们的客户在开发他们的 RISC-V S oC 时可以利用英特尔 ® 的 FPGA 。 ” 英特尔 RISC-V 投资 基金 总经理 Vijay Krishnan 说道 ： “ RISC-V 的 快速发展 为构建产品和解决方案开辟了新途径。 我们正 在 努力围绕一个共同的愿景 去 激励 RISC-V 生态系统，以加速 其部署进程 。 为 了 实现这一目标 ， 我们很高兴看到 Codasip 通过 Intel Pathfinder for RISC-V 赋能 其处理器 IP 。 ” 同理 ，最好在设计周期的早期 阶段 就开始开发软件。该 计划 包括一个统一的 集成开发环境（ IDE ） 和软件 协议 栈 ，该软件协议栈 包括软件工具链和常用操作系统， 从而 为嵌入式软件开发人员提供必需 支持 。 有关 Intel Pathfinder for RISC-V 的更多信息，请访问： https://pathfinder.intel.com/ 在合作 项目 中，英特尔 FPGA 板卡和英特尔软件 协议 栈可以 与 Codasip L31 RISC-V IP 核 的 位图文件 结合使用 。这有利于物联网 （ IoT ） 和边缘 AI 等应用程序的开发人员。 用于 英特尔 FPGA 的 L31 位图文件可从 Codasip 网站下载 ： https://codasip.com/codasip-l31-risc-v-core-on-intel-pathfinder/ Codasip L31 是一 款 32 位嵌入式 RISC-V 处理器 核， 该 IP 核 支持 RV32IMCB 指令集。 该内核拥有 3 级流水线和一系列配置选项，包括高速缓存和紧密耦合的存储器。 关于 Codasip Codasip 提供领先的 RISC-V 处理器 IP 和高级处理器设计工具，为 IC 设计者提供 RISC-V 开放 ISA 的所有优势，以及定制处理器 IP 的独特能力。作为 RISC-V 国际组织的创始成员和基于 LLVM 和 GNU 的处理器解决方案的长期供应商， Codasip 致力于为嵌入式和应用处理器提供开放标准。 Codasip 成立于 2014 年，总部位于德国慕尼黑，目前在 欧洲 设有 多个研发 中心，销售代表遍布全球。有关我们产品和服务的更多信息 ，