tag 标签: as

相关博文
  • 2015-1-21 14:05
    396 次阅读|
    0 个评论
      7.          CPLD/FPGA 的加载电路 .JTAG/PS/AS 及 CPU 加载电路与时序要求 l   配置管脚 MSEL 选择配置模式, JTAG 模式下会忽略 AS (20M) 00 EPCS PS  01 EPS 或微机 FAS ( 40M ) 10 EPCS JTAG ** 微机 nSTATUS 指示配置开始状态,双向。必须上拉一个 10K 欧的电阻。 1 复位完成,配置开始 0 复位完成前,配置出错,人工置位(输入) CONF_DONE 指示配置完成状态,双向。必须上拉一个 10K 欧的电阻。 1 配置完成,数据接收完成,初始化开始 0 配置完成前, nCONFIG 配置异步使能管脚。 用户模式下, nCONFIG 信号用来初始化重配置。当 nCONFIG 脚被置低后,器件进入复位状态,信号必须至少保持 2us 。当 nCONFIG 又回到高电平状态后,配置重新开始。 * 可以将 nCONFIG 脚接一个 10K 的上拉电阻到 3.3V. nCE , nCEO nCE 下载链器件配置始能输入,常低。 连接到上一个器件的 nCEO ,下载链的第一个器件 nCE 接地 nCEO 载链期间始能输出 配置完成后,此信号将始能下一个器件开始进行配置。下载链上最后一个器件的 nCEO 悬空 ASDO 串行地址信号, AS 模式使用 ASDO-to-ASDI 路径控制配置器件 nCSO 片选信号, AS 模式通过 nCSO-to-nCS 路径使能配置器件 DCLK 控制时钟, AS 模式下输出时钟, PS 模式下输入时钟 DATA0 串行数据信号,接到配置芯片的 DATA ,接收数据 ATA0,DCLK,NCSO,ASDO  脚上都有微弱的上拉电阻,且一直有效。在配置完成后,这些脚都会变成输入三态,并被内部微弱的上拉电阻将电平置为高电平 INIT_DONE 从低到高的跳变指示 FPGA 已经进入了用户模式。在 QuartusII 里面可以通过使能 Enable INIT_DONE 输出选项使能这个脚。   l   AS 模式加载电路: FPGA 的配置过程包括以下几方面:复位,程序加载,初始化,最后进入用户模式,运行下载之后的代码。   l   PS 模式加载电路 此模式下必须将 nCONFIG 由低拉高才能结束重起而进入到配置阶段。 FPGA 通过 DATAO 管脚接收数据,使用 DCLK 管脚接收时钟信号。数据在 DCLK 的上升沿存入 FPGA 。 DCLK 没有最大周期限制,也就是说通过 DCLK 信号,用户可以暂停配置过程。其他过程与 AS 一样。 一个 PS 配置必须满足建立和保持时间参数以及最大化时钟频率。当使用一个微处理器 或其它智能主机控制 PS 接口时,确保满足这些时序的要求 配置时序参数查具体 DATASHEET 。   l   JTAG 模式 在 JTAG 模式下使用 TCK 、 TDO 、 TMS 和 TDI 这四个信号来进行器件的配置。在 TCK 管脚上 FPGA 内部有微弱的下拉电阻, TCK 和 TDI 上有微弱的上拉电阻。在 JTAG 配置阶段,所有的 I/O 都处于三态。表列出了这些管脚的功能    TDI   数据输入 TCK 上升沿输入  TDO   数据输出  TCK 的下降沿输出  TMS   模式选择  TCK   时钟输入    
  • 热度 4
    2013-9-14 11:26
    4703 次阅读|
    3 个评论
    本文内容 1,altera产品线和选型工具 2,cyclone ii特点 3,cyclone ii引脚 4,cyclone ii调试和配置电路 5,cyclone ii最小系统和实现方案 6,PCB  SMT设计注意事项     官网选型工具和芯片分类 ALTERA FPGA产品线   SOC 根据控制器划分 飓风II特点 在线查看   http://www.bdtic.com/ALTERA/CycloneII/index.html 可参考资料: 宣传手册2013  product-altera.pdf Cyclone II  Device Family Data Sheet    (cyc2_cii5v1_01.pdf) Cyclone II  Device Handbook, Volume 1  (cyc2_cii5v1.pdf)   表1. Cyclone II FPGA简介 器件 EP2C5 EP2C8 EP2C20 EP2C35 EP2C50 EP2C70 逻辑单元 4,608 8,256 18,752 33,216 50,528 68,416 M4K RAM块 (4 k比特 + 512 校验比特) 26 36 52 105 129 250 总比特数 119,808 165,888 239,616 483,840 594,432 1,152,000 嵌入式18x18乘法器 13 18 26 35 86 150 PLLs 2 2 4 4 4 4 最多用户I/O 管脚 142 182 315 475 450 622 差分通道 58 77 132 205 193 262 提供日期 现在 现在 现在 现在 现在 现在     表2. Cyclone II器件封装和最多用户I/O管脚 封装尺寸 (mm x mm) EP2C5 EP2C8 EP2C20 EP2C35 EP2C50 EP2C70 144-Pin TQFP (22 x 22) 89 85         208-Pin PQFP (30.6 x 30.6) 142 138         240-Pin PQFP (32 x 32)     142       256-Pin FineLine BGA (17 x 17) 158 182 152       484-Pin Ultra FineLine BGA (19 x 19)       322 294   484-Pin FineLine BGA (23 x 23)     315 322 294   672-Pin FineLine BGA (27 x 27)       475 450 422 896-Pin FineLine BGA (31 x 31)           622     表3. Cyclone II FPGA的适用配置器件 配置器件 支持Cyclone II器件 EP2C5 EP2C8 EP2C20 EP2C35 EP2C50 EP2C70 EPCS1 X           EPCS4 X X X       EPCS16 X X X X X X EPCS64 X X X X X X     飓风 II管脚 Cyclone II EP2C5 Device Pin-Out   PT-EP2C5-2.0 (见附件) 特殊引脚 http://wenku.baidu.com/view/20e18e8fa0116c175f0e4838.html   引脚兼容和特殊引脚 (1) Cyclone II devices support vertical migration within the same package (for example, you can migrate between the  EP2C20 device in the 484-pin FineLine BGA package and the EP2C35 and EP2C50 devices in the same package). (2) The Quartus II software I/O pin counts include four additional pins, TDI, TDO, TMS, and TCK, which are not  available as general purpose I/O pins.           FPGA配置,调试方式: 1,官方pdf资料 704页 Configuration Handbook, Volume 1 ,2,CYCLONE II系列配置手册 http://wenku.baidu.com/view/4b72cd768e9951e79b892704.html http://wenku.baidu.com/view/ede221d376a20029bd642d61.html   此处:nCE必须接到Gnd,或者拉低;   最小系统以及实现方案 参考资料 Cyclone II FPGA Starter Development Board Reference Manual (mnl_cii_starter_board_rm.pdf)   Cyclone II FPGA Starter Development Kit P25-36048-00 User Guide (ug_cii_starter_board.pdf)   PCI Development Kit, Cyclone II Edition Getting Started User Guide (ug_cycloneII_pci_kit_gs.pdf)   EP3C25开发板官方原理图.pdf http://wenku.baidu.com/view/14149ec3d5bbfd0a795673d7.html 另外网上也有很多开发板原理图可参考比如: http://wenku.baidu.com/view/f5ad8b727fd5360cba1adb15.html   最小系统详细实现方案参考: http://wenku.baidu.com/view/dc44866748d7c1c708a14524.html   参考教程:《FPGA应用开发入门与典型实例》 pdf 华清远见10年特献版.pdf (很不错的参考资料!) 最小系统包括电源,LED指示灯,JTAG(AS),配置芯片,有源晶振,复位,特殊IO配置   关键点:FPGA的管脚主要包括:用户I/O(User I/O)、配置管脚、电源、时钟及特殊应用管脚等。其中有些管脚可有多种用途,所以在设计FPGA电路之前,需要认真的阅读相应FPGA的芯片手册。 ---------配置管脚: ·MSEL :用于选择配置模式。FPGA有多种配置模式,比如主动、被动、快速、正常、串行、并行等,可以此管脚进行选择。AS低速模式为两引脚为0 0    ·DATA0:FPGA串行数据输入,连接至配置器件的串行数据输出管脚。 ·DCLK:FPGA串行时钟输出,为配置器件提供串行时钟。 ·nCSO(I/O):FPG**选信号输出,连接至配置器件的nCS管脚。 ·ASDO(I/O):FPGA串行数据输出,连接至配置器件的ASDI管脚。 ·nCEO:下载链器件使能输出。在一条下载链(Chain)中,当第一个器件配置完成后,此信号将使能下一个器件开始进行配置。下载链的最后一个器件的nCEO应悬空 nCE:下载链器件使能输入,连接至上一个器件的nCEO。下载链第一个器件的nCE接地。 ·nCONFIG:用户模式配置起始信号上拉到3.3V。 ·nSTATUS:配置状态信号上拉到3.3V。 ·CONF_DONE:配置结束信号3.3V。   --------电源管脚: VCCINT:内核电压。通常与FPGA芯片所采用的工艺有关,例如130nm工艺为1.5V,90nm工艺为1.2V。 ·VCCIO:端口电压。一般为3.3V,还可以支持选择多种电压,如5V、1.8V、1.5V等。  ·VREF:参考电压。 ·GND:信号地。 --------时钟和复位:    VCC_PLL:锁相环管脚电压,直接连VCCIO。 ·VCCA_PLL:锁相环模拟电压,一般通过滤波器接到VCCINT上。 ·GNDA_PLL:锁相环模拟地。 ·GNDD_PLL:锁相环数字地。 ·CLKnum(LVDSCLKnump):锁相环时钟输入。支持LVDS时钟输入,p接正端,num表示PLL序号。 ·CLKnum(LVDSCLKnumn):锁相环时钟输入。支持LVDS时钟输入,n接负端,num表示PLL序号。 ·PLLnum_OUTp(I/O):锁相环时钟输出。支持LVDS时钟输入,p接正端,num表示PLL序号。 ·PLLnum_OUTn(I/O):锁相环时钟输出。支持LVDS时钟输入,n接负端,num表示PLL序号。 另外,FPGA的管脚中,有一些是全局时钟,这些管脚在FPGA中已经做好了时钟树。使用这些管脚作为 关键时钟或信号的布线可以获得最佳性能。 --------特殊管脚: ·VCCPD:用于选择驱动电压。 ·VCCSEL:用于控制配置管脚和锁相环相关的输入缓冲电压。 ·PORSEL:上电复位选项。 ·NIOPULLUP:用于控制配置时所使用的用户I/O的内部上拉电阻是否工作。 ·TEMPDIODEn/p:用于关联温度敏感二极管。   配置和调试接口(前面已经描述过): 可参考:http://wenku.baidu.com/view/ede221d376a20029bd642d61.html http://wenku.baidu.com/view/4b72cd768e9951e79b892704.html   PCB ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / FPGA 的 PCB 封装网上都可以找得到 an353_CN-smt 建议 .pdf 另外注意高速 PCB 布局布线的原则和技巧 最后附上连个不错的问答资料 cycloneII  经典问答 http://www.docin.com/p-371392629.html FPGA 经典 100 问 http://bbs.ednchina.com/BLOG_ARTICLE_3012305.HTM (本文没涉及 LVDS 和 NIOSII ) 更多资料可到 altera 官网获取
  • 热度 2
    2013-9-1 23:43
    324 次阅读|
    0 个评论
              Analysis for the above product list as below: 1. Package: WBFBP-02L,DFN1006,DFN1006DN,SOD-923,DFN1006T3 2. Solder size: the same as package 0402, except DFN1006T3 (for this item, 0402 solder size should divided into two roads and one piece can be used as two pieces) 3. Voltage range: 3.3V,5V,6V,7V,8V,12V,15V,24V,36V 4. IEC61000-4-2 (ESD) ±30kV (air), ±30kV (contact), Polymer ESD just reach IEC61000-4-2 (15KV air, 8KV contact discharge) 5. Capacitance: can be low to 0.35pf, two way 6. Power: UP to 250W, package 0402, power:250w, Only leiditech has this package technology in the market. 7. Surge protection ability: up to 10A 8. Clamping Voltage: close to VB, better than Polymer ESD series. 9. Single road and two-road for options 10. Applications : data transmission port, including RS-485,RS-232, CANBUS, I/O,HDMI and so on.
相关资源
  • 所需E币: 5
    时间: 2019-12-25 23:21
    大小: 265.16KB
    上传者: givh79_163.com
    Allsoftwareandrelateddocumentationisprovided"ASIS"andwithoutwarrantyorsupportofanykindandTexasInstrumentsexpresslydisclaimsallotherwarranties,expressorimplied,including,butnotlimitedto,theimpliedwarrantiesofmerchantabilityandfitnessforaparticularpurpose.UndernocircumstancesshallTexasInstrumentsbeliableforanyincidental,specialorconsequentialdamagesthatresultfromtheuseorinabilitytousethesoftwareorrelateddocumentation,evenifTexasInstrumentshasbeenadvisedoftheliability.……
  • 所需E币: 4
    时间: 2020-1-6 11:18
    大小: 76.69KB
    上传者: wsu_w_hotmail.com
    AS1117.pdfαALPHASEMICONDUCTORExcellenceinAnalogPowerProductsAS1117800mALowDropoutRegulatorSCSI-IIActiveTerminatorFEATURESAPPLICATIONSGuaranteed800mAOutput……
  • 所需E币: 5
    时间: 2019-12-24 20:29
    大小: 68.14KB
    上传者: 微风DS
    摘要:使用设计的Sallen-Key滤波器时,元件数量少,金钱,和电路板空间。简化与带通滤波器固定增益amplfiers的。Maxim>AppNotes>AMPLIFIERANDCOMPARATORCIRCUITSKeywords:lowpassfilters,highpassfilters,filterdesigns,opampsasfilters,Sallen-KeyfilterJan22,2001APPLICATIONNOTE700Fixed-GainOpAmpsSimplifyFilterDesignAbstract:Uselesscomponentcount,money,andboardspacewhendesigningSallen-Keyfilters.Simplifybandpassfilterswithfixedgainamplfiers.Simplesecond-orderfiltersmeetmanyfilteringrequirements.Alow-orderlow-passfilter,forexample,isoftenadequateforantialiasinginADCapplicationsorforeliminatinghigh-frequencynoiseinaudioapplications.Similarly,alow-orderhigh-passfiltercaneasilyremovepower-supplynoise.Whenyoudesignsuchfilterswithbuilt-ingain,fixed-gainopampscansavespace,cost,andtime.Figur……
广告