tag 标签: 数据转换器

相关帖子
相关博文
  • 2013-12-6 16:28
    477 次阅读|
    0 个评论
    引言 《管理信号链噪声》系列文章分为三部分,本文为第三部分。在第一部分 《半导体噪声,可避免还是避不开?》 中,我们讨论了所有常见的IC噪声源及其特征,介绍了器件数据手册如何提供这些参数,以及如何估算实际条件下数据手册未给出的电压基准噪声;在第二部分 《数据转换器噪声及其分布》 中,我们集中讨论了数据转换器特有的噪声源及其分布,并且介绍了数据手册如何给出这些噪声指标。我们将在这一部分对前面二部分内容进行总结,帮助读者根据系统的噪声预算选择最合适的数据转换器。 信号链噪声 我们首先简要回顾本系列文章的第一部分内容。噪声是指电气系统中任何有害的电现象。根据来源的不同,噪声可分为外部(干扰)噪声和内部(固有)噪声。图1将所有外部噪声源整合在一起,用V ext 表示;将所有内部噪声源整合在一起,用V int 表示。 图1:信号链噪声。 噪声预算是指能够在信号链输出产生可接受信噪比(SNR)的噪声分配。SNR定义为满幅RMS信号电平与总RMS噪声之比。因此,为确定信号链中可以接受的噪声分配,必须评估其对总SNR的影响。然后,将介绍数据转换器的两项指标:信号与噪声+失真比(SINAD)和有效位数(ENOB)。 【 分页导航 】 • 第1页: 信号链噪声 • 第2页: 信号与噪声+失真比 • 第3页: 有效位数及ENOB计算器 • 第4页: 基于噪声预算选择最佳数据转换器(1、2) • 第5页: 基于噪声预算选择最佳数据转换器(3、4) • 第6页: 基于噪声预算选择最佳数据转换器(5、6) • 第7页: 基于噪声预算选择最佳数据转换器(7、8) • 第8页: 如何增加随机噪声源 • 第9页: 调整噪声及附录 【延伸阅读】 管理信号链噪声(I):半导体噪声,可避免还是避不开? 管理信号链噪声(II):数据转换器噪声及其分布 《电子技术设计》网站版权所有,谢绝转载 信号与噪声+失真比 数据转换器将SNR扩展为噪声+失真,用信号与噪声+失真比(SINAD)表示。所增加的失真包括所有有害的频谱分量,不包括直流。SINAD是满幅RMS信号与其它所有噪声与失真分量的RMS和之比。 SINAD能够以量化噪声、采样抖动、模拟噪声和THD表示为: 式中, N为分辨率,单位为位。 DNL为平均微分非线性,单位为LSB。 BW为整个奈奎斯特带宽的比例,单位为百分比。 T j 为采样周期的RMS抖动与正弦波信号周期的比值,单位为PPM。 V n 为模拟噪声,单位为LSB RMS 。 THD为总谐波失真,单位为百分比。 SINAD可以简化为大家所熟悉的“惯用”公式: 当: BW = 100% DNL = 0LSB T j = 0PPM RMS V n = 0LSB RMS THD = 0% 这些参数描述的是理想数据转换器,其中,唯一的噪声源是采样过程中的量化噪声。 此时,ENOB = N位。 【 分页导航 】 • 第1页: 信号链噪声 • 第2页: 信号与噪声+失真比 • 第3页: 有效位数及ENOB计算器 • 第4页: 基于噪声预算选择最佳数据转换器(1、2) • 第5页: 基于噪声预算选择最佳数据转换器(3、4) • 第6页: 基于噪声预算选择最佳数据转换器(5、6) • 第7页: 基于噪声预算选择最佳数据转换器(7、8) • 第8页: 如何增加随机噪声源 • 第9页: 调整噪声及附录 【延伸阅读】 管理信号链噪声(I):半导体噪声,可避免还是避不开? 管理信号链噪声(II):数据转换器噪声及其分布 《电子技术设计》网站版权所有,谢绝转载 有效位数 有效位数(ENOB)衡量的是模/数转换器(ADC)或数/模转换器(DAC)在模拟域和数字域转换信号的能力。ENOB是交流指标,与SINAD的意义相同。 ENOB和SINAD的关系如下: ENOB意味着数据转换器的噪声和失真水平相当于理想的数据转换器,意味着数据转换器提供全带宽且位数等于ENOB,但无噪声和失真。ENOB总是小于或等于器件的分辨率(N)。请勿将ENOB与直流精度相混淆,后者仅仅是分辨率(N)和线性度(INL)的函数。 ENOB计算器 可以免费获取计算器,快速完成数据转换器的噪声计算。计算器名称为有效位计算器(ENOB),可从以下地址下载:http://www.maximintegrated.com/tools/calculators/hp50g/。点击以上链接,然后点击有效位计算器(ENOB)。 ENOB计算器是HP50g计算器的一个软件,帮助设计、分析ADC及DAC应用电路,可以找到或输入任何噪声参数。利用www.hpcalc.org或计算器网页http://www.maximintegrated.com/tools/calculators/hp50g提供的免费软件HPUserEdit 5.4,也可以在Windows PC上运行ENOB计算器。 图2:ENOB计算器屏幕截图。 ENOB计算器采用上文中的SINAD式1和式3,以及本系列文章第二部分的噪声公式。可以输入或计算每个参数,所以该计算器对于设计、分析都非常有用。我们利用该计算器说明如何在给定噪声预算的前提下,选择最佳的数据转换器。关于计算器的使用说明,请参阅用户手册(包含在计算器的压缩文件包中)。 【 分页导航 】 • 第1页: 信号链噪声 • 第2页: 信号与噪声+失真比 • 第3页: 有效位数及ENOB计算器 • 第4页: 基于噪声预算选择最佳数据转换器(1、2) • 第5页: 基于噪声预算选择最佳数据转换器(3、4) • 第6页: 基于噪声预算选择最佳数据转换器(5、6) • 第7页: 基于噪声预算选择最佳数据转换器(7、8) • 第8页: 如何增加随机噪声源 • 第9页: 调整噪声及附录 【延伸阅读】 管理信号链噪声(I):半导体噪声,可避免还是避不开? 管理信号链噪声(II):数据转换器噪声及其分布 《电子技术设计》网站版权所有,谢绝转载 基于噪声预算选择最佳的数据转换器 噪声预算是指能够产生预期SINAD的信号链噪声分配。我们举例说明根据预算选择最佳数据转换器的步骤。可借助ENOB计算器进行计算,加快这一过程。 目标 系统要求在0kHz至100kHz带宽范围内满幅工作时,SINAD大于等于80dB,选择最佳ADC。 图3:ADC及噪声相关指标。 第1步:选择分辨率 利用理想数据转换器的公式4,我们将得到满足SNR要求的最小分辨率:…… 求解N: 利用ENOB计算器进行计算,得出80dB SINAD要求13位分辨率(图4)。 图4:ENOB计算器计算出本例中要求13位分辨率。 现在选择14位(而非13位),因为其它参数,诸如DNL、T j 、V n 和THD,往往大于0,增大了噪声,所以实际ADC的SINAD要低一些。在计算器中输入14位,计算得出ADC提供的SINAD为86dB(图5)。 图5:ENOB采用14位,SINAD为86dB。 该值大于要求的80dB,所以我们从选择14位ADC开始。 第2步:初步选择ADC 选择支持0kHz至100kHz输入域信号的14位ADC。通过快速超找Maxim Integrated的ADC,会找到许多14位器件。本例中选用MAX1062,图6所示为数据资料中电气特性(EC)表列出的相关参数。 图6:MAX1062 ADC噪声参数。 与噪声预算分析相关的参数用红色标出。数据资料表明,该ADC的典型DNL为±0.5LSB;典型输入参考噪声(V n )为0.32LSB RMS ;典型THD为-99dB;典型孔径抖动(T j )为50ps。在ADC中,由于输入参考噪声表现为输出编码之间的转换时间不确定,所以被称为转换噪声。 【 分页导航 】 • 第1页: 信号链噪声 • 第2页: 信号与噪声+失真比 • 第3页: 有效位数及ENOB计算器 • 第4页: 基于噪声预算选择最佳数据转换器(1、2) • 第5页: 基于噪声预算选择最佳数据转换器(3、4) • 第6页: 基于噪声预算选择最佳数据转换器(5、6) • 第7页: 基于噪声预算选择最佳数据转换器(7、8) • 第8页: 如何增加随机噪声源 • 第9页: 调整噪声及附录 【延伸阅读】 管理信号链噪声(I):半导体噪声,可避免还是避不开? 管理信号链噪声(II):数据转换器噪声及其分布 《电子技术设计》网站版权所有,谢绝转载 第3步:计算SINAD 将以上EC表参数输入计算器:DNL为0.5LSB,THD为-99dB,V n 为0.32LSB RMS 。 ENOB计算器中,T j 定义为采样时钟的RMS抖动(t j )与满幅正弦波周期之比,单位为PPM。 本例中,计算50ps(t j )与最短输入信号周期(t j )1/100kHz,然后乘以10 6 ,得到最差工作条件下的T j 。因此,T j = (50·10 -12 /10·10 -6 )·10 6 ppm = 5ppm。 将5PPM输入至T j 。 利用计算器,计算得出SINAD减小至80.1dB(图7)。MAX1062满足我们的目标SINAD——80dB,裕量为0.1dB。然而,由于采用的是数据资料中的典型值,而非器件的最大值;另外,我们也没有考虑其它任何附加噪声源,所以实际应用中需要留出更大的裕量。 图7:计算器显示MAX1062的SINAD为80.1dB。 第4步:检验噪声分布 在采取减小噪声的措施之前,我们首先检验噪声及分布水平(图8),了解可以改进的地方。 图8:ENOB计算器以图形方式将噪声分布显示为和方根(RSS)的百分比或LSB RMS。 我们可以看出,量化噪声对总体噪声及分布的影响最大。可通过提高分辨率减小量化噪声。 【 分页导航 】 • 第1页: 信号链噪声 • 第2页: 信号与噪声+失真比 • 第3页: 有效位数及ENOB计算器 • 第4页: 基于噪声预算选择最佳数据转换器(1、2) • 第5页: 基于噪声预算选择最佳数据转换器(3、4) • 第6页: 基于噪声预算选择最佳数据转换器(5、6) • 第7页: 基于噪声预算选择最佳数据转换器(7、8) • 第8页: 如何增加随机噪声源 • 第9页: 调整噪声及附录 【延伸阅读】 管理信号链噪声(I):半导体噪声,可避免还是避不开? 管理信号链噪声(II):数据转换器噪声及其分布 《电子技术设计》网站版权所有,谢绝转载 第5步:减小量化噪声 选择16位版本的MAX1162,可获得额外的噪声裕量。同样,数据资料的EC表给出了全部相关参数(图9)。 图9:MAX1162 ADC噪声参数。 与噪声预算分析相关的参数用红色标出。如果未给出典型值,可根据14位器件MAX1062进行估算。 现在,将MAX1162的参数输入至计算器,计算其SINAD: 1. N = 16位 2. DNL = 0.5LSB 3. T j = 5ppm 4. V n = 0.65LSB RMS 5. THD = -99dB 计算得出MAX1162的SINAD为86.5dB(图10),满足我们的目标SINAD——80dB,裕量为6.5dB。 图10:计算表明MAX1162的SINAD为86.5dB。 再次强调,我们使用典型值预测MAX1162的SINAD,实际应用中的SINAD实际值可能较小。可能的话,可以采用数据资料中最大参数值,确定更加保守的估算值。 第6步:重新计算SINAD 现在,我们将重新计算MAX1162的SINAD,但这次使用EC表中的最大值。本步骤也将帮助我们确定在最差条件下DNL和THD时,MAX1162是否满足80dB SINAD要求。数据资料表明,最差条件DNL为±1LSB(最大值),最差条件THD为-90dB(最大值)。将这些值输入计算器,我们得到: 1. N = 16位 2. DNL = 1.0LSB 3. T j = 5ppm 4. V n = 0.65LSB RMS 5. THD = -90dB 得到的SINAD为84.7dB(图11)。所以,MAX1162满足目标SINAD——80dB,裕量为4.7dB。 图11:采用最大LSB和THD值,16位MAX1162的SINAD为84.7dB。 【 分页导航 】 • 第1页: 信号链噪声 • 第2页: 信号与噪声+失真比 • 第3页: 有效位数及ENOB计算器 • 第4页: 基于噪声预算选择最佳数据转换器(1、2) • 第5页: 基于噪声预算选择最佳数据转换器(3、4) • 第6页: 基于噪声预算选择最佳数据转换器(5、6) • 第7页: 基于噪声预算选择最佳数据转换器(7、8) • 第8页: 如何增加随机噪声源 • 第9页: 调整噪声及附录 【延伸阅读】 管理信号链噪声(I):半导体噪声,可避免还是避不开? 管理信号链噪声(II):数据转换器噪声及其分布 《电子技术设计》网站版权所有,谢绝转载 第7步:重新检验噪声分布 重新检验最差工作条件噪声及分布水平,我们发现量化噪声、采样抖动、输入参考噪声及THD的分布大体相当。注意,没有哪项噪声源占据主要部分(图12)。 总噪声减小40%,从14位时的0.57LSB RMS 减小至16位时的1.35LSB RMS (相当于14位时的0.34LSB RMS )。噪声降低提高了SINAD。 图12:通过比较图8和图12,可以看出图形显示的用处,量化噪声被大幅减小。 第8步:综合考虑噪声分布 只要不超过总噪声预算,可在信号链中的噪声源之间重新分配噪声(图13)。 图13:信号链中的ADC噪声源。 时钟抖动(T j )和模拟噪声(V n )可能存在数据转换器的外部噪声源;因此,尽管给定ADC的这些指标是固定的,但可通过更改ADC的外部电路进行改善。例如,您可使用低噪声输入放大器和电压基准,或者低抖动采样时钟。 【 分页导航 】 • 第1页: 信号链噪声 • 第2页: 信号与噪声+失真比 • 第3页: 有效位数及ENOB计算器 • 第4页: 基于噪声预算选择最佳数据转换器(1、2) • 第5页: 基于噪声预算选择最佳数据转换器(3、4) • 第6页: 基于噪声预算选择最佳数据转换器(5、6) • 第7页: 基于噪声预算选择最佳数据转换器(7、8) • 第8页: 如何增加随机噪声源 • 第9页: 调整噪声及附录 【延伸阅读】 管理信号链噪声(I):半导体噪声,可避免还是避不开? 管理信号链噪声(II):数据转换器噪声及其分布 《电子技术设计》网站版权所有,谢绝转载 如何增加随机噪声源 所有不相关噪声源以和方根(RSS)的形式进行几何相加: 往往某一种条件决定RSS和。例如,图14中的噪声来自于电压基准(e nref )和(e ndac )。 图14:分布式噪声源示例。 当DAC输出设置为满幅时,总输出噪声为e nref 与e ndac 的RMS和: 如果e nref = 300nV/√Hz,e ndac = 100nV/√Hz,那么e ntotal = 316nV/√Hz。 DAC对总噪声的影响只有16nV/√Hz!这里得出一条经验:抑制不相关噪声时,集中减小主要成分。 【 分页导航 】 • 第1页: 信号链噪声 • 第2页: 信号与噪声+失真比 • 第3页: 有效位数及ENOB计算器 • 第4页: 基于噪声预算选择最佳数据转换器(1、2) • 第5页: 基于噪声预算选择最佳数据转换器(3、4) • 第6页: 基于噪声预算选择最佳数据转换器(5、6) • 第7页: 基于噪声预算选择最佳数据转换器(7、8) • 第8页: 如何增加随机噪声源 • 第9页: 调整噪声及附录 【延伸阅读】 管理信号链噪声(I):半导体噪声,可避免还是避不开? 管理信号链噪声(II):数据转换器噪声及其分布 《电子技术设计》网站版权所有,谢绝转载 调整噪声 ENOB计算器可绘制任何变量与另一变量的关系。现在利用该功能显示不影响SINAD的情况下时钟抖动(T j )和输入噪声(V n )的关系。可利用圆形光标选择曲线上的任何位置,及显示参数之间的关系(图15)。 光标位置表示保证SINAD为84.7dB的一组Vn和Tj值。光标表示,如果Vn增大至0.9LSB,那么时钟抖动必须降低至2.67PPM,以维持SINAD为84.7dB。 图15:ENOB计算器比较时钟抖动和输入噪声之间的关系,光标表示当前值。 最后,介绍一款用于计算ADC和DAC误差预算的有用工具,更多详细信息请参见下方附录。 结论 可使用ACD和DAC数据资料中提供的典型值和最大值确定系统的噪声性能,例如数据转换器量化噪声、时钟抖动、通道非线性,以及输入和输出参考噪声。我们介绍了根据给定噪声预算选择最佳数据转换器的详细步骤。借助一款ENOB计算器分析这些参数,以及控制和减小其它系统噪声。 参考文献 Razavi, Behzad, Principles of Data Conversion System Design.IEEE Press, New York, 1995. Maloberti, Franco, Data Converters, Springer, Netherlands, 2008. Maxim Integrated tutorial 4300, “Calculating the Error Budget in Precision Digital-to-Analog Converter (DAC) Applications,” http://www.maximintegrated.com/app-notes/index.mvp/id/4300. 附录:其它信号链计算器 应用笔记“Calculating the Error Budget in Precision Digital-to-Analog Converter (DAC) Applications”(http://www.maximintegrated.com/AN4300)介绍的内容也适用于ADC和DAC。该篇应用笔记介绍了如何利用相关的电子表格填入蓝色数字,计算得到红色数字。利用这款工具,能够调整不同元件的技术指标,确保以最低的成本满足系统指标要求。该应用笔记利用实际器件的数据资料指标演示了四种不同的设计: A. 消费类音频装置,低成本、精度要求宽松 B. 实验室仪器,高绝对准确度和精度 C. 一次性校准产品,低漂移、数字失调和增益调节 D. 低电压、电池供电、中等精度的便携式仪器 该篇应用笔记讨论了每种设计和参数调整,帮助我们理解如何判断决策。应用笔记提供了一个表格,比较相对于其它DAC系统分辨率的误差分析,单位为PPM。 Windows是Microsoft Corporation的注册商标和注册服务商标。 *本文发表时,Steve Edwards已离开Maxim Integrated。 About the Author Steve Edwards has over 25 years of applications and IC design experience.He has a BSEE from San Jose State University and holds 10 patents.Until recently, Steve was a Principal Member of Technical Staff at Maxim Integrated where he defined and developed leading-edge precision ADCs, DACs, and voltage references. 【 分页导航 】 • 第1页: 信号链噪声 • 第2页: 信号与噪声+失真比 • 第3页: 有效位数及ENOB计算器 • 第4页: 基于噪声预算选择最佳数据转换器(1、2) • 第5页: 基于噪声预算选择最佳数据转换器(3、4) • 第6页: 基于噪声预算选择最佳数据转换器(5、6) • 第7页: 基于噪声预算选择最佳数据转换器(7、8) • 第8页: 如何增加随机噪声源 • 第9页: 调整噪声及附录 【延伸阅读】 管理信号链噪声(I):半导体噪声,可避免还是避不开? 管理信号链噪声(II):数据转换器噪声及其分布 《电子技术设计》网站版权所有,谢绝转载
  • 2013-2-25 17:33
    462 次阅读|
    0 个评论
    作为电子工程师,大家都知道数据转换器有几种基本类型,然而对其关键的性能指标和应用场景,恐怕很少有人能有较全面的认识。ADI公司技术专家章新明 (Eagle)和张松刚(Singer)在前不久举办的媒体培训活动中,为我们详细讲解了SAR(逐次逼近)ADC的基础知识及其应用。笔者主要就数据转 换器的原理和关键性能指标进行整理,供大家参考。   基本的逐次逼近模数转换器的原理框图如图1所示。当需要将模拟信号转换为数字信号时,转换开始信号控制采样保持器(SHA)将模拟信号捕获,并与DAC输 出进行逐次比较(简单的ADC也可以采用分压电阻实现)。Eagle介绍,模数转换技术类似于天平称重,通过增减测试样本,利用分辨率误差最小并轻于样本 的测试样本来估算样本的重量。即,先取满量程的一半(对应DAC的输入代码的最高位为1,其余位为0)与输入信号进行比较;若输入≥DAC的输出,则1保 留(否则拒绝);再将输入信号与满量程的3/4比较,依次类推。转换周期完成后,发出转换结束(EOC)或DRDY(数据就绪)信号。   图1:SAR ADC原理框图。   下面来了解数据转换器的高级规格。Eagle指出,模数转换和数模转换的本质相同,只是方向不同。ADC和DAC的重要直流规格包括:分辨率、增益误差、失调误差、微分非线性、积分非线性以及失码。   表1列出了数据转换器的分辨率数据。以满量程(FS)为10V的8位ADC而言,代码总量为2 8 =256个,最低有效位(LSB)的宽度为10/2 8 =39.1mV, 对应满量程的百分比为0.39%,以分贝值表示即20lg0. 39%=-48dB。数据转换器的位数越高,成本也越高。对于2.2kΩ电阻,在25℃、10kHz带宽情况下,600nV热噪声与24位ADC的LSB 相当。因此,一般而言,24位分辨率是ADC的极限(带宽更小时可以做到32位,但意义不大)。   表1:数据转换器的分辨率。   增益误差和失调误差类似于运算放大器误差。失调误差会引起输入/输出关系在水平方向发生偏移;而增益误差会引起输入/输出关系发生旋转偏移。对于2.5V 参考电压的12位ADC,若存在+5mV的偏移误差,动态范围和满量程代码将分别变为2.495V和4088(损失8个LSB)。失调误差和增益误差均可 以消除,双极性ADC的直流偏移有两种校正方法。第一种方法以负的最大值为基点,通过调整增益,再减去偏移量,即可完成校准。第二种方法以原点为基点,校 准偏移量使传递函数通过原点,再调整增益,则又会产生新的偏移误差,需再校准一次。第二种做法较之麻烦(图3)。对于误差的校准,可以将其存到单片机的 Flash中,在应用时减去。   图2:失调误差与增益误差。     图3:失调与增益误差的两种校准方法对比。   微分非线性误差(DNL)指的是实际代码宽度与1个LSB代码宽度的偏差(图4)。对于理想转换器,码跃迁宽度为1个LSB。实际情况下,由于存在调整误 差,跃迁将大于或小于1个LSB。ADC因此而丢失代码的情况也称为有“失码”。Eagle指出,失码会产生噪声和杂散,但这种情况还不算太糟糕。若传递 函数存在单调性问题(代码递增过程中,某个对应电压不增反降),那么将出现非常严重的情形。比如,控制电机时本该提速却反而减速,那么,电机运动不会收 敛,将永远达不到给定值。   图4:微分非线性误差示意。   另一个指标积分非线性误差(INL)指的是,实际的代码过渡点与理想过渡点之间的偏差。它将产生可加谐波和杂散。INL的引入是为了衡量转换器的累积误差 (图5)。比如,假设ADC不存在微分非线性问题,但每个码跃迁宽度都只有0.9LSB,那么10个代码累积起来就会缺少一个码值。   图5:积分非线性误差示意。   交流指标的分析主要采用傅里叶变换。依据奈奎斯特理论,2个信号混合将产生频率的和差分量。它规定信号频率必须小于1/2采样频率,否则会出现混叠现象, 即差频分量将出现在感兴趣的带宽内部(低通滤波器无法滤除)。ADC的交流指标包括:信噪比(SNR)/信纳比(SINAD)、有效位数(ENOB)、全 功率带宽(FPBW)、采样时钟抖动、高频失真(THD)、交调失真(IMD)和无杂散动态范围(SFDR)。其中,信纳比和无杂散动态范围是最重要的两 个指标。   信纳比(信号对噪声和失真比)指的是信号的有效值与其他频谱分量(包含谐波)的和方根(RSS)的平均值之比,而信噪比则不包含5阶以内的谐波成分。信纳 比才真正反映了转换器的性能,但通常以信噪比取代。有效位数则可通过信纳比计算。Eagle谈到,如果12位ADC的有效位数能够达到11位,就相当不错 了。有时,12位的ADC的有效位数只能达到8位。另外几个指标无杂散动态范围、总谐波失真和信噪比之间的关系如图6所示。无杂散动态范围衡量了邻道干 扰,打电话听到他人的声音就是一个例子。   图6:无杂散动态范围、总谐波失真和信噪比。   数据转换器是信号处理必不可少的组成部分,尤其是ADC。在工业自动化领域,运动控制和过程控制都离不开数据转换器。Singer补充到,对于运动控制而 言,电机运行的速度非常快,宜选用SAR ADC进行数据转换;而对于慢速的过程控制,则通常选用Σ-Δ ADC来实现。对于电机控制,一般12位ADC就能满足要求;对于电力系统智能电表的应用,则会用到14位、16位的ADC(电表动态范围为 4000:1(0.01I b ~40I b )时,12位精度是要求的底线)。
相关资源
  • 所需E币: 2
    时间: 2020-6-19 19:20
    大小: 631.26KB
    上传者: Goodluck2020
    用于医疗成像系统的高性能数据转换器.pdf
  • 所需E币: 4
    时间: 2019-12-27 19:13
    大小: 4.55MB
    上传者: 978461154_qq
    本文为大家介绍一些关于TI的放大器和数据转换器的知识ǖǖDelta-SigmaADCDACADCDACSARADCRefRefAmpADCProcessorDACAmp0100101101010110110101001011010101011001001010101011010010010101010110101010010101101www.ti.com.cn/amplier2009www.ti.com.cn/dataconverters2DC/DCLDOsADC57-5893-94ADC59-7898-110……
  • 所需E币: 4
    时间: 2019-12-27 19:21
    大小: 104.37KB
    上传者: quw431979_163.com
    我们一般使用连续波(CW)信号来描述高速模数转换器(ADC)和数模转换器(DAC)。这样做的原因是:1)就ADC而言,CW信号更易于通过CW生成器和窄带通滤波器无噪生成;2)就DAC而言,CW信号更容易分析;3)它们具有许多标准参考测试,可在各种器件之间清楚地比较。然而,大多数现实系统都将高速数据转换器用于采样调制波形。弥合基于CW测量的各种规范和调制信号的系统要求之间存在的差异具有一定的挑战。http://www.deyisupport.com/blog/b/analogwire/archive/2013/11/14/51572.aspx……
  • 所需E币: 4
    时间: 2019-12-27 20:30
    大小: 850.03KB
    上传者: 二不过三
    简介上世纪50、60年代,积分非线性度、差分非线性度、单调性、无失码、增益误差、失调误差、漂移等直流性能规格主要用于表示数据转换器的性能特性。在当时,这些规格数据就足够了,因为多数早期应用(PCM和雷达除外)都仅涉及工业测量和过程控制等应用中的直流或低频信号。到了70、80年代,随着微处理器和数字信号处理(DSP)技术的出现,为了满足更加复杂的信号处理应用的需要,转换器需要测定信噪比(SNR)、无杂散动态范围(SFDR)等动态性能规格。现代的数据转换器应用覆盖从低频工业测量到宽带无线电接收器的整个频谱。虽然直流特性的重要性随着信号频率的增加而降低,但在许多应用中仍然占有重要地位。例如,在IF采样应用中,较大的增益和/或失调误差可能导致信号削波,从而降低SNR和SFDR性能。在要求匹配转换器的应用中,如交错、同步采样、I/Q信号处理等,各转换器之间的相对增益和失调相匹配显得至关重要。本文旨在说明数据转换器的各项直流性能特性,便于读者了解ADC或DAC数据手册中相应部分的重要性。MT-010TUTORIAL数据转换器静态特性的重要性――千万别忽视基本特性!作者:WaltKester简介上世纪50、60年代,积分非线性度、差分非线性度、单调性、无失码、增益误差、失调误差、漂移等直流性能规格主要用于表示数据转换器的性能特性。在当时,这些规格数据就足够了,因为多数早期应用(PCM和雷达除外)都仅涉及工业测量和过程控制等应用中的直流或低频信号。到了70、80年代,随着微处理器和数字信号处理(DSP)技术的出现,为了满足更加复杂的信号处理应用的需要,转换器需要测定信噪比(SNR)、无杂散动态范围(SFDR)等动态性能规格。现代的数据转换器应用覆盖从低频工业测量到宽带无线电接收器的整个频谱。虽然直流特性的重要性随着信号频率的增加而降低,但在许多应用中仍然占有重要地位。例如,在IF采样应用中,较大的增益和/或失调误差可能导致信号削波,从而降低SNR和SFDR性能。在要求匹配转换器的应用中,如交错、同步采样、I/Q信号处理等,各转换器之间的相对增益和失调相匹配显得至关重要。本文旨在说明数据转换器的各项直流性能特性,便于读者了解ADC或DAC数据手册中相应部分的重要性。数据转换器的分辨率和量化需要注意的是,对于DAC和ADC来说,要么输入要么输出为数字信号,因此其信号具有量化性质。换言之,一个N位字代表了2N种可能状态之一,因此,一个N位DAC(具有固定基准电压)只能有2N……
  • 所需E币: 4
    时间: 2019-12-27 20:30
    大小: 893.58KB
    上传者: givh79_163.com
    简介模数转换器(ADC)将模拟量——现实世界中绝大部分现象的特征——转换为数字语言,以便用于信息处理、计算、数据传输和控制系统。数模转换器(DAC)则用于将发送或存储的数据,或者数字处理的结果,再转换为现实世界的变量,以便控制、显示信息或进一步进行模拟处理。DAC和ADC的输入与输出之间的关系如图1所示。MT-009TUTORIAL数据转换器代码――您能解译这些代码吗?作者:WaltKester简介模数转换器(ADC)将模拟量――现实世界中绝大部分现象的特征――转换为数字语言,以便用于信息处理、计算、数据传输和控制系统。数模转换器(DAC)则用于将发送或存储的数据,或者数字处理的结果,再转换为现实世界的变量,以便控制、显示信息或进一步进行模拟处理。DAC和ADC的输入与输出之间的关系如图1所示。VREFMSB+FSDIGITALN-BITANALOGRANGEINPUTDACOUTPUT(SPAN)N-BITSLSB0OR……
  • 所需E币: 5
    时间: 2019-12-28 20:38
    大小: 4.55MB
    上传者: quw431979_163.com
    47.放大器和数据转换器选择指南ǖǖDelta-SigmaADCDACADCDACSARADCRefRefAmpADCProcessorDACAmp0100101101010110110101001011010101011001001010101011010010010101010110101010010101101www.ti.com.cn/amplier2009www.ti.com.cn/dataconverters2DC/DCLDOsADC57-5893-94ADC59-7898-110……
  • 所需E币: 3
    时间: 2019-12-28 21:21
    大小: 148.35KB
    上传者: 二不过三
    ADS1232使用笔记ADS1232使用笔记一、芯片简介:ADS1232是一款高度集成的delta-sigma模数转换器(delta-sigma模数转换器的基础知识参见---http://blog.ednchina.com/dingding1/87313/message.aspx),用于低电平、高精度测量、特别是用于衡器应用。此器件由一个低漂移、低噪声的仪表放大器和一个连接在单片集成数字滤波器上的高阶限幅自稳调制器组成。可选择性增益可设置为1、2、64、128,+5V参考电压时,允许满刻度差动输入范围从±2.5V到±19.5mV。此方案同时还包括了一个低漂移片上振荡器以及外置晶振,以实现精确的输出数据率,从而同时抑制50Hz及60Hz的频率。ADS1232及ADS1234输出数据率可为105SPS或80SPS,是衡器以及桥接传感器应用的理想选择。ADS1232特点:高达23.5的有效位板上低噪声PGARMS噪声:10SPS时为17nV(PGA=128)80SPS时为44nV(PGA=128)增益为64时,无噪声分辨率可达19.2位100dB以上可同时抑制50Hz与60Hz的频率灵活的时钟功能:低漂移片上振荡器(±3%……
  • 所需E币: 5
    时间: 2019-12-28 21:41
    大小: 4.55MB
    上传者: 二不过三
    放大器及数据转换器指南ǖǖDelta-SigmaADCDACADCDACSARADCRefRefAmpADCProcessorDACAmp0100101101010110110101001011010101011001001010101011010010010101010110101010010101101www.ti.com.cn/amplier2009www.ti.com.cn/dataconverters2DC/DCLDOsADC57-5893-94ADC59-7898-110……
  • 所需E币: 3
    时间: 2020-1-2 00:53
    大小: 284.99KB
    上传者: rdg1993
    作者:KevinKattmann©2008AnalogDevices,Inc.AllRightsReserved.www.analog.com数据转换器有意义的衡量方法是什么?就数据转换器自身而言,它是相当容易定义的。数据转换器是通过模数转换器(ADC)将连续的电信号(即模拟信号)转换为数码字〔以比特(bit)为单位〕或反过来,通过数模转换器(DAC)将数码字转换为连续的模拟信号。这样的转换过程是我们周围的真实世界和我们用以监测、分析、控制的计算机世界之间的至关重要的连接。其中最困难和有发展意义的问题是如何为这些数据转换器定义重要的性能指标。设计工程师往往喜欢事情简单,所以数据转换器的性能衡量标准历史上曾经简化为分辨率位数(N)和采样速率(Fs)。一般来说,分辨率高好,如果采样速率也高就更好。尽管这种衡量方法很简单,但是在初期它还是准确的,因为它符合当时计算机数据总线的要求。几年过数据转换器的衡量标准:应用,而大多数应用都对所有这些特性具有一定的灵敏度。采样速率(Fs)也被称作转换速率、编码速率或者刷新速率。它是数演进历程据转换器将一个数码字链接到模拟信号的速度的一种度量,它以每秒采样次数(SPS)为单位表示。奈奎斯特准则表明对于一个系统进行采样的速率必须至少为有用信号带宽(BW)的两倍;所以采样作者:KevinKattmann速率越高就能提供越宽的可用信号带宽。例如,要捕获或产生一个50MHz的信号需要一个采样速率为100MSPS或更高的数据数据转换器有意义的衡量方法是什么?就数据转换器自身而转换器。显然,采样速率越高,困难也就越大,因为其电路必须言,它是相当容易定义的。数据转换器是通过模数转换器(ADC)……
  • 所需E币: 4
    时间: 2020-1-4 23:19
    大小: 8.84KB
    上传者: quw431979_163.com
    双向数据转换器的VHDL程序设计……
  • 所需E币: 5
    时间: 2019-12-24 22:46
    大小: 255.96KB
    上传者: 微风DS
    摘要:尽管积分非线性和微分非线性不是高速、高动态性能数据转换器最重要的参数,但在高分辨率成像应用中却具有重要意义。本文简要回顾了这两个参数的定义,并给出了两种不同但常用的测量高速模数转换器(ADC)的INL/DNL的方法。高速模数转换器(ADC)的INL/DNL测量Aug20,2009摘要:尽管积分非线性和微分非线性不是高速、高动态性能数据转换器最重要的参数,但在高分辨率成像应用中却具有重要意义。本文简要回顾了这两个参数的定义,并给出了两种不同但常用的测量高速模数转换器(ADC)的INL/DNL的方法。近期,许多厂商推出了具有出色的静态和动态特性的高性能模数转换器(ADC)。你或许会问,“他们是如何测量这些性能的,采用什么设备?”。下面的讨论将聚焦于有关ADC两个重要的精度参数的测量技术:积分非线性(INL)和微分非线性(DNL)。尽管INL和DNL对于应用在通信和高速数据采集系统的高性能数据转换器来讲不算是最重要的电气特性参数,但它们在高分辨率成像应用中却具有重要意义。除非经常接触ADC,否则你会很容易忘记这些参数的确切定义和重要性。因此,下一节给出了这些定义的简要回顾。INL和DNL的定义DNL误差定义为实际量化台阶与对应于1LSB的理想值之间的差异(见图1a)。对于一个理想ADC,其微分非线性为DNL=0LSB,也就是说每个模拟量化台阶等于1LSB(1LSB=VFSR/2N,其中VFSR为满量程电压,N是ADC的分辨率),跳变值之间的间隔为精确的1LSB。若DNL误差指标≤1LSB,就意味着传输函数具有保证的单调性,没有丢码。当一个ADC的数字量输出随着模拟输入信号的增加而增加时(或保持不变),就称其具有单调性,相应传输函数曲线的斜率没有变号。DNL指标是在消除了静态增益误差的影响后得到的。具体定义如下:DNL=|[(VD+1-VD)/VLSB-IDEAL-1]|,其中0VD是对应于数字输出代码D的输入模拟量,N是AD……
  • 所需E币: 5
    时间: 2019-12-24 22:46
    大小: 279.55KB
    上传者: wsu_w_hotmail.com
    摘要:MAX104/MAX106/MAX108是业内最早的超高速8位数据转换器之一,具有极佳的交流性能和GHz输入带宽,该系列器件适用于对采样速率和信号带宽都有较高要求的应用。自1999年推出以来,该系列高速模数转换器(ADC)为高频、宽带应用建立了新的动态性能标准。本文概述了该系列ADC的优势,阐述了其对数字通信、DSO和快速数据采集系统的影响和重要性。以1Gsps高速捕捉信号的ADCAug20,2009摘要:MAX104/MAX106/MAX108是业内最早的超高速8位数据转换器之一,具有极佳的交流性能和GHz输入带宽,该系列器件适用于对采样速率和信号带宽都有较高要求的应用。自1999年推出以来,该系列高速模数转换器(ADC)为高频、宽带应用建立了新的动态性能标准。本文概述了该系列ADC的优势,阐述了其对数字通信、DSO和快速数据采集系统的影响和重要性。MAX104能够以8位分辨率处理2.2GHz以上带宽的模拟输入。它为高频、宽带数字通信接收机、数字示波器以及高速数据采集系统等应用树立了新的性能标准。MAX104是一种硅单片高速模数转换器(ADC),内部集成了宽带跟踪/保持(T/H)放大器(图1)和高速量化电路,支持从直流到2.2GHz的宽带模拟输入信号的量化。该产品基于Maxim的GST-2千兆级高速硅双极工艺技术。这种高速、自校准双多晶硅工艺是为高密度、高性能电路开发的。它继承了Maxim较低性能的GST-1工艺的许多特性,例如沟道隔离。图1.该简化框图说明了MAX104如何集成高带宽T/H放大器和高速量化器尽管先进的集成电路工艺(如特征频率达27GHz的NPN晶体管、三金属互连系统、小尺寸和激光微调镍铬(NiCr)薄膜电阻)为MAX104的优异特性提供了可能,研制小组为MAX104所开发的高效、实用的ADC架构也是功不可没。多数采样率在数百MHz以上的高速ADC的输入带宽被限制在不超过其最大采样频率的范围内,以便于获得较好的噪声特性。一个例子便是信号噪声比(SNR)。这种有限的输入带宽使其无法用在频带位于输入频谱中较高位置,或需要欠采样的应用当中。而且,如果输入信号在转换期间发生迅速改变,其等效位数(ENOB)和S……
  • 所需E币: 4
    时间: 2019-12-24 22:46
    大小: 120.41KB
    上传者: givh79_163.com
    摘要:本应用笔记提供一种快速、容易使用的工具,用来确定镜像信号的真实位置和重叠频率的位置,以及典型频谱中的谐波频率。所得数据用于分析模/数转换器(ADC)和数/模转换器(DAC)的动态特性。这个计算工具基于Excel表,可通过应用笔记中提供的链接下载。混叠频率计算器May18,2006摘要:本应用笔记提供一种快速、容易使用的工具,用来确定镜像信号的真实位置和重叠频率的位置,以及典型频谱中的谐波频率。所得数据用于分析模/数转换器(ADC)和数/模转换器(DAC)的动态特性。这个计算工具基于Excel表,可通过应用笔记中提供的链接下载。这个基于Excel、简单易用的重叠频率计算器提供了一种在数据采样系统的第一奈奎斯特频带中定位基波谐波的快速方法。此计算器与采样过程无关,系统可以工作在奈奎斯特采样、过采样或欠采样。这个工具对于确定ADC、DAC在第一奈奎斯特频带中的重叠频谱非常有用。本应用笔记讨论了计算第一奈奎斯特频带中混叠频率的方法,包括重叠频率计算器的详细使用说明。另外,为了增进理解,文中简要讨论了数据采样系统或特定数据转换器中混叠频率和奈奎斯特频率的概念。混叠频率和奈奎斯特频率众所周知,数据采样系统中存在频率混叠现象,当一个信号以低于奈奎斯特频率的时钟采样时将会发生频率混叠,这里的奈奎斯特频率是2倍的信号频带带宽。现实世界中的信号频谱都包含基波谐波,以及频带内、外的噪声。系统固有的非线性和采样过程的非线性会在输出波形中产生基波的谐波成分。所有高于fSAMP/2的高次谐波,fSAMP为采样频率,混叠频率将会进入第一奈奎斯特频带(图1a、1b)。图1a.时域中的混叠现象图1b.频域中的混叠现象离散时域信号的快速傅立叶变换(FFT)频谱可以划分到无穷多个fSAMP/2频带,即奈奎斯特频带。DC与fSAMP/2之间的频谱是第一奈奎斯特频带。频谱分量在不同的奈奎斯特频带重复。注意:偶次奈奎斯特频带是奇次奈奎斯特频带的镜像(图2)。图2.多个奈奎斯特频带示意图ADC与DAC的频率混叠ADC中的混叠是由输入级模拟信号的采样/保……
  • 所需E币: 4
    时间: 2020-1-6 12:52
    大小: 169.79KB
    上传者: 2iot
    单芯片USB转UART单芯片桥连接器S_CXV……
  • 所需E币: 1
    时间: 2019-8-23 16:20
    大小: 9.11MB
    上传者: sense1999
    模拟工程师电路设计指导手册:数据转换器可提供模数转换器(ADC)和数模转换器(DAC)子电路设计理念,您可以快速地借鉴这些理念来满足您的特定系统需求。每种电路都以“示例定义”的形式呈现。里面包括一些像食谱一样的分步式说明,并且带有能帮助您改进电路从而满足您的设计目标的公式。此外,所有的电路都经过SPICE仿真验证并包含了对应的TINA-TITMSPICE电路的链接。
广告