标签: ic测试

从IDM到垂直分工，IC产业专业化分工催生独立测试厂商出现。集成电路产业从上世纪60年代开始逐渐兴起，早期企业都是IDM运营模式（垂直整合），这种模式涵盖设计、制造、封测等整个芯片生产流程，这类企业一般具有规模庞大、技术全面、积累深厚的特点，如Intel、三星等。随着技术升级的成本越来越高以及对IC产业生产效率的要求提升，促使整个产业逐渐向垂直分工模式发展。 1987年，台积电创立，将IC制造从IC产业中剥离出来，而后逐渐发展为设计、制造、封装、测试分离的产业链模式。这种垂直分工的模式首先大大提升了整个产业的运作效率；其次，将相对轻资产的设计和重资产的制造及封测分离有利于各个环节集中研发投入，加速技术发展，也降低了企业的准入门槛和运营成本；再者，各环节交由不同厂商进行，增强企业的专业性和生产流程的准确性。此外，专业测试从封测中分离既可以减少重复产能投资，又可以稳定地为中小设计厂商提供专业化测试服务，以规模效应降低产品的测试费用，缩减产业成本。 集成电路测试卡位产业链关键节点，贯穿设计、制造、封装以及应用的全过程。从整个制造流程上来看，集成电路测试具体包括设计阶段的设计验证、晶圆制造阶段的过程工艺检测、封装前的晶圆测试以及封装后的成品测试，贯穿设计、制造、封装以及应用的全过程，在保证芯片性能、提高产业链运转效率方面具有重要作用。 设计验证， 又称实验室测试或特性测试，是在芯片进入量产之前验证设计是否正确，需要进行功能测试和物理验证。 过程工艺检测， 即晶圆制造过程中的测试，需要对缺陷、膜厚、线宽、关键尺寸等进行检测，属前道测试。 晶圆测试（Chip Probing，又称中测） ，是通过对代工完成后的晶圆进行测试，目的是在划片封装前把坏的祼片（die）挑出来，以减少封装和芯片成品测试成本，同时统计出晶圆上的管芯合格率、不合格管芯的确切位置和各类形式的合格率等，能直接反应晶圆制造良率、检验晶圆制造能力。 芯片成品测试（Final Test，也称终测） ，集成电路后道工序的划片、键合、封装及老化过程中都会损坏部分电路，所以在封装、老化以后要按照测试规范对电路成品进行全面的电路性能检测，目的是挑选出合格的成品，根据器件性能的参数指标分级，同时记录各级的器件数和各种参数的统计分布情况；根据这些数据和信息，质量管理部门监督产品的质量，生产管理部门控制电路的生产。 IC测试是确保产品良率和成本控制的重要环节，在IC生产过程中起着举足轻重的作用。IC测试是集成电路生产过程中的重要环节，测试的主要目的是保证芯片在恶劣环境下能完全实现设计规格书所规定的功能及性能指标，每一道测试都会产生一系列的测试数据，由于测试程序通常是由一系列测试项目组成的，从各个方面对芯片进行充分检测，不仅可以判断芯片性能是否符合标准，是否可以进入市场，而且能够从测试结果的详细数据中充分、定量地反映出每颗芯片从结构、功能到电气特性的各种指标。因此，对集成电路进行测试可有效提高芯片的成品率以及生产效率。 设计验证和过程工艺控制测试难以独立分工，晶圆测试和芯片成品测试环节是专业测试公司主要业务形态。设计验证部分由于涉及到信息保密以及市场需求不高的问题，难以外包，而过程工艺控制测试则对洁净程度和生产过程中稳定性上的高要求，因此也难以独立分工。晶圆测试和芯片成品测试分属中道和后道测试部分，其信息保密及生产环境控制要求相对均不是太高，再加上第三方测试厂商的独立性和专业性，可保证测试结果的有效性并能及时向上游反馈，提升芯片生产效率，因此，目前多数设计及代工厂商将晶圆测试和芯片成品测试外包给第三方专业测试厂商。 上游景气、分工细化、自主可控需求驱动行业迅速成长，国内IC专业测试潜在市场空间至2020年可达234亿元 1.上游景气、分工细化、测试自主可控需求驱动行业高速发展，国内IC专业测试领域存在确定性机会 上游设计和晶圆制造景气上行，以华为海思（Fabless）、中芯国际（Foundry）等为代表的IC设计和制造企业逐渐崛起，对第三方测试的需求增加，将带动国内第三方专业测试快速发展。 由IC测试在产业链中的位置和服务对象可以看出，专业测试的需求来源于上游的IC设计和制造，因此其发展直接受上游景气度的影响。近年来国内整个IC产业均发展迅速，2005~2014年大陆IC设计、制造、封测环节的复合增速分别为24%、12%、14%。其中IC设计领域增长最快，每年增速保持着20%以上，2019年国内IC设计营收达3064亿元，在IC产业链中占比最高，涨幅达26%。此外，国内IC设计行业企业数目增加迅速，特别是在2016年，IC设计公司较2015年增加了600多家，达到1362家，2019年增至1780家。 在IC制造方面，国内重点投资建设了大量晶圆厂，并进行了产线扩充。2017-2020年中国大陆新投产晶圆厂数量（12座）占全球的41.94%，全球产能占比也逐渐提升，2015年国内晶圆厂产能仅占全球的10%左右，2020年有望达到18%，而到2025年则将达到22%以上，复合增速在10%以上。 规模化成本优势明显，测试专业化是大势所趋。IC产业继续高度细化分工，芯片测试走向专业化也必定是大势所趋。首先，IC制程演进和工艺日趋复杂化，制程过程中的参数控制和缺陷检测等要求越来越高，IC测试专业化的需求提升；其次，芯片设计趋向于多样化和定制化，对应的测试方案也多样化，对测试的人才和经验要求提升，则测试外包有利于降低中小企业的负担，增加效率。此外，专业测试在成本上具有一定优势。目前测试设备以进口为主，单机价值高达30万美元到100万美元不等，重资产行业特征明显，资本投入巨大，第三方测试公司专业化和规模化优势明显，测试产品多元化加速测试方案迭代，源源不断的订单保证产能利用率。因此，除Fabless企业外，原有IDM、晶圆制造、封装厂出于成本的考虑倾向于将测试部分交由第三方测试企业。 国内IC设计公司出于对接成本和国内对代工及封装、测试环节的自主可控考虑更倾向于选择大陆测试厂商。国内IC设计企业在与境外测试厂商包括代工厂商对接过程中存在着运输和沟通对接成本高的问题，同时，基于国内对于晶圆代工及封装、测试环节的自主可控考虑，在国内能提供专业IC测试服务的情况下，设计厂商更倾向于选择大陆测试厂商。 2.国内IC专业测试潜在市场规模至2020年可达234亿元 国内专业测试企业将受益于IC测试增量市场、测试自主化及专业化。国内专业测试未来的市场空间取决于三个方面：上游IC设计和晶圆代工产能扩张带来的增量市场；国内测试逐渐成熟后替代境外测试厂商；国内半导体产业分工明细后更多设计、制造、封装厂选择第三方测试。 国内2019年IC专业测试潜在市场规模约为184亿元，至2020年可达234亿元。IC专业测试与IC设计企业息息相关，根据台湾工研院的统计，IC专业测试成本约占到IC设计营收的6-8%，据此推算，国内2019年IC专业测试的潜在市场规模在184亿元左右，至2020年将有望达到234亿元，年复合增速达24%。 国内专业测试处于初级赶超阶段，率先实现突破的公司先发优势明显 1.整体封测格局稳定，独立专业测试市占率超过50% 整体封测市场呈现台湾、大陆、美国三足鼎立局面，大陆封测产值达1890亿元。整体封测市场方面，目前台湾、大陆、美国呈现三足鼎立格局，台湾连续多年封测市场占全球接近一半，稳居第一；国内封测产业经过资本并购整合之后，进入全球封测第一梯队，市场份额稳居前三，2017年产值达1890亿元，长电科技、天水华天及通富微电进入全球前十；美国安靠占据全球14.98%的市场份额。 独立专业测试市占率逐年提升。IC测试贯穿芯片制造的全流程，对保证芯片的性能和稳定性意义重大，测试独立化不仅有助于其专业性的提升，更可将芯片设计、制造中的存在问题及时分析反馈，减少产能浪费，有效降低生产成本并提升效率。因此独立专业测试占全球IC测试的比重逐年提升，预计2020年将达到55.4%。 2.台湾专业测试占据70%全球市场份额，国内专业测试处于初级赶超阶段 台湾占据全球专业测试70%的市场份额，处于绝对领先地位。台湾地区作为代工模式的优势区域，拥有超过30家专业委外测试企业，无论是数量、质量还是规模上都具有绝对领先地位。根据台湾工研院IEK统计，2017年台湾IC测试产值为319.6亿元（47亿美元），全球市占率约为70%。其中，晶兆成（力成科技子公司）于2018年超越台湾的多年测试龙头企业京元电子，一跃成为全球专业委派检测的龙头企业，2018年营收达到51.8亿元人民币。 在以测试为主业的封测厂中，台湾的京元电子目前是全球专业委外检测的龙头企业（晶兆成主业为封装业务），2018年营收达到42.09亿元人民币，净利润为3.63亿元，市值为90.16亿元，位于全球前十大封测厂中的第九位。 国内专业测试领域仍处于初级赶超阶段，中小测试公司迅速发展。目前国内IC专业测试仍处于中早期发展阶段，数十家中小测试公司伴随上游设计、制造环节兴起迅速发展。但与台湾京元电子等成熟企业相比，国内IC测试公司在规模、技术上仍有很大的差距。 独立运作、市场导向的IC测试公司增速超越行业平均水平。目前国内IC专业测试企业主要有两类。一类是具有国企背景的IC测试公司，例如华岭股份、确安科技、华润赛美科微的大股东分别为复旦微电子、华大电子、华润电子。这类国企背景的IC测试厂商的定位介于内部测试部门和市场化测试服务商之间，大股东同时也是大客户，拥有资源优势的同时也存在扩张动力不足、市场化能力不强的问题，目前规模增速较为缓慢。另一类是以利扬芯片、威伏半导体、上海伟测半导体为代表的市场化专业测试厂商，这类企业直接服务于国内IC设计企业，具有较强的市场开拓能力，最近几年发展迅速。 3.技术、规模领先的企业先发优势明显 目前国内专业测试产能严重不足，大部分测试厂商定位中低端市场，不具备开发测试方案和程序的能力。率先实现产能扩张、建立技术优势的厂商先发优势明显，有望通过规模和技术壁垒迅速甩开与竞争者的差距。 首先，芯片测试作为Fabless模式下生产外包环节的一部分，制造业属性很强，产能完全依赖于设备采购（资本投入），和传统制造业一样也会经历产能爬坡和工艺优化的过程，伴随规模而来的是经验积累以及工艺领先的优势。其次，规模也决定下游客户结构，大的设计厂商只会和有一定规模的测试厂商合作，规模上不去就很难承接大的订单，客户结构难以优化。因此，技术和规模领先的企业将走上技术领先-客户开拓-融资扩产-产能爬坡-工艺优化-技术领先优势扩大的良性循环，并将逐步拉开与竞争者的差距。 技术研发水平、市场化程度和资本运作能力构成IC专业测试企业核心竞争力 1.独立测试方案开发能力、丰富的测试经验构成技术壁垒 IC测试程序繁琐，要求很高。晶圆测试和成品测试本质上都是集成电路的电学性能测试，包括芯片的电特性、电学参数和电路功能，其中功能是器件的行为（能力），特性是器件行为的表现，而特性参数是器件的主要特征。因此，电性能测试就是对集成电路的电特性、电参数和功能在不同条件下进行的检验。此外，在IC测试的过程中还会相应地采取一系列测试规范以提高集成电路设计、工艺控制和使用水平，具体包括特性规范、生产规范、用户规范和寿命终结规范，分别对应芯片工作条件的容许限度和电路性能达标的评价、生产过程中的在线测试、用户验收测试、可靠性评估。 技术研发重点在测试程序和测试方案开发。晶圆测试阶段的测试程序即为制程管控程序，将开发完成的管控程序录入机台对晶圆进行测试，成品测试阶段的测试程序是基于芯片功能测试而开发的，通常是对芯片进行程序烧录后作功能测试。测试方案开发，是基于不同的测试类型、芯片种类等对测试机台的搭配，以达到测试效率的提升，如晶圆测试是将探针台与测试机搭配，能够实现并优化对不同尺寸及制程工艺的晶圆进行测试，而成品测试则是将分选机与测试机进行搭配。 IC测试需要大量经验积累。测试企业依赖人才和经验，需要不断研发以适应新制程、新工艺需求。研发方面，IC测试随芯片产品多样化和摩尔定律发展不断更新换代，测试企业需要不断研发、引入和调试新的测试平台以适应新产品、新工艺、新制程的测试需求；人才方面，IC测试贯穿芯片生产的各个环节，测试工程师不仅要具备测试方案开发、设备调试等测试相关能力，还要兼备芯片设计、制造等领域的知识和经验，我国目前集成电路人才断档明显，测试工程师培养薄弱，具有市场化经验的人才更是稀少；经验方面，IC测试和传统制造业一样需要经历产能爬坡和工艺优化的过程，需要具备不同客户、不同产品的测试经验。 2.市场化和资本运作能力强的专业测试企业可实现快速扩张 IC测试与上游客户紧密结合，测试方案开发和工艺流程优化能力来自于大量客户带来的不同类型芯片测试经验。IC测试和上游设计、晶圆加工紧密结合，需要同客户进行长时间的共同开发和磨合，结合客户反馈才能不断优化测试方案和工艺流程，与此同时长时间合作也会形成较高的壁垒。此外，大量客户带来的不同芯片测试经验是提升测试方案开发能力和优化工艺流程的基础。 IC测试要求具备较强的资本运作能力。IC测试对资本投入的要求高，目前国内发展阶段决定了规模是发展的前提，因此与技术和市场实力相匹配的融资能力是企业发展壮大的支撑。 综上所述，可从技术经验、市场化程度和资本运作能力三个方面对IC专业测试企业进行评价，我们认为具备市场开拓能力、独立测试方案开发技术能力、资本运作能力的IC设计公司更具发展潜力。 内容来自「基业常青经济研究院 」，作者：陈凯

  CECC 教你认识封装 （如图片看不到，请查附件） 1样芯片 2种贴装   （插件、贴片） 3种脚型   （引线型、球形、平面触点型） 4种脚位   （单边、双边、四边、全边）   1. 一样的都是IC ，却分很多种封装，来适应科技的发展，制造工艺的要求。 2 种贴装形式： “插件”“贴片”这是市场常用叫法，    “插件”的典型特征就是有竖直的引脚可以插入底座或者PCB板上的，现在使用的越来越少了。 “贴片”的典型特征是其引脚或触点处于同一个水平面上，可以利用SMT技术将其焊接在平整的PCB上。如今绝大部分的芯片都是表面贴装了。   3 种脚型 引线型  无论是直插还是贴片，均有金属引线从封装体侧面或底面伸出，如DIP,SOP,PGA          球形    贴片型IC，在底面有球形的引脚，如BGA         平面触点型  贴片型IC，在侧边或底面有平面的接触点，如QFN,LGA        4 种脚位 单边脚 双边脚 四周脚 全是脚   单边脚 特征：只有封装体的一边有脚。常用在功率器件，电源管理器件，三极管，MOSFET等领域 形式：SIP – Single Inline Package (单列直插)       ZIP – Zig-Zag Inline Package             TO                 双边脚 特征：封装体两侧都有脚，低端器件的主流封装形式。 形式： DIP – Dual Inline package(双列直插)  提示：两侧有脚，方向垂直，可直接插入底座 SOP (SOT)  提示：区别在于SOP两边脚数对称，SOT两边脚数目不对称     四边脚 QFP – Quad Flat Package  提示：相当于将SOP的双边脚升级到四边脚 LCC – Leaded Chip Carrier   提示：讲QFP向外伸的脚改为向里面伸（侧面C形）   QFN – Quad Flat Non-leaded Package   提示：脚在底面的四周并没有伸出来   全是脚 BGA – Ball Grid Array   提示：球形的引脚布满封装体的底面     PGA –Pin-Grid Array  提示：与BGA类似，引脚有锡球变成插针 LGA - land grid array  提示：BGA与QFN的结合体，底面为平面的触点型引脚   CECC Gytha Tel：0755-86169156 86169158   Url:www.cecclab.com MSN:info@cecclab.com  

集成电路测试（IC测试）主要的目的是将合格的芯片与不合格的芯片区分开，保证产品的质量与可靠性。随着集成电路的飞速发展，其规模越来越大，对电路的质量与可靠性要求进一步提高，集成电路的测试方法也变得越来越困难。因此，研究和发展IC测试，有着重要的意义。而测试向量作为IC测试中的重要部分，研究其生成方法也日渐重要。 1 IC 测试 1.1 IC测试原理 IC 测试是指依据被测器件（DUT）特点和功能，给DUT提供测试激励（X），通过测量DUT输出响应（Y）与期望输出做比较，从而判断DUT是否符合格。图1所示为IC测试的基本原理模型。 根据器件类型，IC测试可以分为数字电路测试、模拟电路测试和混合电路测试。数字电路测试是IC测试的基础，除少数纯模拟IC如运算放大器、电压比较器、模拟开关等之外，现代电子系统中使用的 大部分IC都包含有数字信号。 图1 IC测试基本原理模型 数字IC 测试一般有直流测试、交流测试和功能测试。 1.2 功能测试 功能测试用于验证IC是否能完成设计所预期的工作或功能。功能测试是数字电路测试的根本，它模拟IC的实际工作状态，输入一系列有序或随机组合的测试图形，以电路规定的速率作用于被测器件，再在电路输出端检测输出信号是否与预期图形数据相符，以此判别电路功能是否正常。其关注的重点是图形产生的速率、边沿定时控制、输入/输出控制及屏蔽选择等。 功能测试分静态功能测试和动态功能测试。静态功能测试一般是按真值表的方法，发现固定型（Stuckat）故障。动态功能测试则以接近电路 工作频率的速度进行测试，其目的是在接近或高于器件实际工作频率的情况下，验证器件的功能和性能。 功能测试一般在ATE（Automatic Test Equipment）上进行，ATE测试可以根据器件在设计阶段的模拟仿真波形，提供具有复杂时序的测试激励，并对器件的输出进行实时的采样、比较和判断。 1.3 交流参数测试 交流（AC）参数测试是以时间为单位验证与时间相关的参数，实际上是对电路工作时的时间关系进行测量，测量诸如工作频率、输入信号输出信号随时间的变化关系等。常见的测量参数有上升和下降时间、传输延迟、建立和保持时间以及存储时间等。交流参数最关注的是最大测试速率和重复性能，然后为准确度。 1.4 直流参数测试 直流测试是基于欧姆定律的，用来确定器件参数的稳态测试方法。它是以电压或电流的形式验证电气参数。直流参数测试包括：接触测试、漏电流测试、转换电平测试、输出电平测试、电源消耗测试等。 直流测试常用的测试方法有加压测流（FVMI）和加流测压（FIMV），测试时主要考虑测试准确度和测试效率。通过直流测试可以判明电路的质量。如通过接触测试判别IC引脚的开路/短路情况、通过漏电测试可以从某方面反映电路的工艺质量、通过转换电平测试验证电路的驱动能力和抗噪声能力。 直流测试是IC测试的基础，是检测电路性能和可靠性的基本判别手段。 1.5 ATE测试平台 ATE（Automatic Test Equipment）是自动测试设备，它是一个集成电路测试系统，用来进行IC测试。一般包括计算机和软件系统、系统总线控制系统、图形存储器、图形控制器、定时发生器、精密测量单元（PMU）、可编程电源和测试台等。 系统控制总线提供测试系统与计算机接口卡的连接。图形控制器用来控制测试图形的顺序流向，是数字测试系统的CPU。它可以提供DUT所需电源、图形、周期和时序、驱动电平等信息。 【分页导航】 第1页： IC测试原理 第2页： ATE测试向量的生成 第3页： 测试平台的建立 2 测试向量及其生成 测试向量（Test Vector）的一个基本定义是：测试向量是每个时钟周期应用于器件管脚的用于测试或者操作的逻辑1和逻辑0数据。这一定义听起来似乎很简单，但在真实应用中则复杂得多。因为逻辑1和逻辑0是由带定时特性和电平特性的波形代表的，与波形形状、脉冲宽度、脉冲边缘或斜率以及上升沿 和下降沿的位置都有关系。 2.1 ATE测试向量 在ATE语言中，其测试向量包含了输入激励和预期存储响应，通过把两者结合形成ATE 的测试图形。这些图形在ATE中是通过系统时钟上升和下降沿、器件管脚对建立时间和保持时间的要求和一定的格式化方式来表示的。格式化方式一般有RZ（归零）、RO（归1）、NRZ（非归零）和NRZI（非归零反）等。 图2为RZ和R1格式化波形，图3为NRZ和NRZI格式化波形。 图2 RZ和R1数据格式波形 图3 NRZ和NRZI数据格式波形 RZ数据格式，在系统时钟的起始时间T0，RZ测试波形保持为“0”，如果在该时钟周期图形存储器输出图形数据为“1”，则在该周期的时钟周期期间，RZ测试波形由“0”变换到“1”，时钟结束时，RZ 测试波形回到“0”。若该时钟周期图形存储器输出图形数据为“0”，则RZ测试波形一直保持为“0”，在时钟信号周期内不再发生变化。归“1”格式（R1）与RZ相反。 非归“0”（NRZ）数据格式，在系统时钟起始时间T0，NRZ测试波形保持T0前的波形，根据本时钟周期图形文件存储的图形数据在时钟的信号沿变化。即若图形文件存储数据为“1”，那么在相应时钟边沿，波形则变化为“1”。NRZI波形是NRZ波形的反相。 在ATE中，通过测试程序对时钟周期、时钟前沿、时钟后沿和采样时间的定义，结合图形文件中存储的数据，形成实际测试时所需的测试向量。 ATE测试向量与EDA设计仿真向量不同，而且不同的ATE，其向量格式也不尽相同。以JC-3165型ATE为例，其向量格式如图4所示。 ATE向量信息以一定格式的文件保存，JC-3165向量文件为*.MDC文件。在ATE测试中，需将*.MDC文件通过图形文件编译器，编译成测试程序可识别的*.MPD文件。在测试程序中，通过装载图形命令装载到程序中。 图4 ATE测试向量格式 2.2 ATE测试向量的生成 对简单的集成电路，如门电路，其ATE测试向量一般可以按照ATE向量格式手工完成。而对于一些集成度高，功能复杂的IC，其向量数据庞大，一般不可能依据其逻辑关系直接写出所需测试向量，因此，有必要探寻一种方便可行的方法，完成ATE向量的生成。 在IC设计制造产业中，设计、验证和仿真是不可分离的。其ATE 测试向量生成的一种方法是，从基于EDA工具的仿真向量（包含输入信号和期望的输出），经过优化和转换，形成ATE格式的测试向量。 依此，可以建立一种向量生成方法。利用EDA工具建立器件模型，通过建立一个Test bench仿真验证平台，对其提供测试激励，进行仿真，验证仿真结果，将输入激励和输出响应存储，按照ATE向量格式，生成ATE向量文件。其原理如图5所示。 图5 ATE向量生成示意图 【分页导航】 第1页： IC测试原理 第2页： ATE测试向量的生成 第3页： 测试平台的建立 2.3 测试平台的建立 （1）DUT模型的建立 ① 164245模型：在Modelsim工具下用Verilog HDL语言 ，建立164245模型。164245是一个双8位双向电平转换器，有4个输入控制端：1DIR，1OE，2DIR，2OE；4组8位双向端口：1A，1B，2A，2B。端口列表如下： input DIR_1，DIR_2，OE_1，OE_2； inout a_1，a_2，b_1，b_2； reg bfa1，bfb1，bfa2，bfb2；//缓冲区 ② 缓冲器模型：建立一个8位缓冲器模型，用来做Test bench 与164245 之间的数据缓冲，通过 在Testbench总调用缓冲器模块，解决Test bench与164245模型之间的数据输入问题。 （2）Test bench的建立 依据器件功能，建立Test bench平台，用来输入仿真向量。 Test bench中变量定义： reg dir1，dir2，oe1，oe2； //输入控制端 reg a1，a2，b1，b2； //数据端 reg A1_out ； //存储器，用来存储数据 reg A2_out ； reg B1_out ； reg B2_out ； 通过Test bench 提供测试激励，经过缓冲区接口送入DUT，观察DUT输出响应，如果满足器件功能要求，则存储数据，经过处理按照ATE 图形文件格式产生*.MDC 文件；若输出响应有误，则返回Test bench 和DUT模型进行修正。其原理框图可表示如图6所示。 图6 Test bench验证平台框图 （3）仿真和验证 通过Test bench 给予相应的测试激励进行仿真，得到预期的结果，实现了器件功能仿真，并获得了测试图形。图7和图8为部分仿真结果。 图7 仿真数据结果 在JC-3165的*.MDC图形文件中，对输入引脚，用“1”和“0”表示高低电平；对输出引脚，用“H”和“L”表示高低电平；“X”则表示不关心状态。由于在仿真时，输出也是“0”和“1”，因此在验证结果正确后，对输出结果进行了处理，分别将“0”和“1”转换为“L”和“H”，然后放到存储其中，最后生成*.MDC图形文件。 图8 生成的*.MDC文件 3 结论 本文在Modelsim环境下，通过Verilog HDL语言建立一个器件模型，搭建一个验证仿真平台，对164245进行了仿真，验证了164245的功能，同时得到了ATE所需的图形文件，实现了预期所要完成的任务。 随着集成电路的发展，芯片设计水平的不断提高，功能越来越复杂，测试图形文件也将相当复杂且巨大，编写出全面、有效，且基本覆盖芯片大多数功能的测试图形文件逐渐成为一种挑战，在ATE上实现测试图形自动生成已不可能。因此，有必要寻找一种 能在EDA工具和ATE测试平台之间的一种灵活通讯的方法。 目前常用的一种方法是，通过提取EDA工具产生的VCD仿真文件中的信息，转换为ATE测试平台所需的测试图形文件，这需要对VCD文件有一定的了解，也是进一步的工作。 【分页导航】 第1页： IC测试原理 第2页： ATE测试向量的生成 第3页： 测试平台的建立

托普斯特国际技术有限公司（ Toptest International Technology Company Limited ）是一家总部设在香港，主要提供集成电路（ IC ）、电子元器件和成品检测服务的公司。公司由多名在 IC 设计及测试领域具备资深经验的工程师组建而成，并与国内众多高校建立了良好的合作关系，具有强大的芯片测试及分析实力。目前已经测试的芯片种类多达上万种，其中包括 DC/DC 电压转换， ADC/DAC 模数及数模转换，各类集成运放， Flash Memory ， SRAM ， DRAM ， MCU ， FPGA, DSP ， CPU 等。    托普斯特站在科技发展的前沿，立足集成电路测试领域，为广大国内外的芯片供应商，芯片采购商，芯片贸易商，以及电子设备生产商提供最优质的服务。只要您有需求，只要您在芯片流通的环节中遇到问题，我们都将尽最大的努力，以优质的服务来帮助你，一个电话，一封邮件，我们的合作从此开始。 1. Visual Inspecting  物理性外观检测    2. Solderbility Test   可焊性测试 3. De-Capsulation Service IC 开盖，真假验证 ，化学腐蚀   4. Component Functional Tes t 芯片功能测试     5. X-Ray Testing   X-Ray 检测        6 .Programming and Testing   IC 烧录，代烧 7. RoHs Testing  RoHs 检测                  8. Electrical Test 电性能测试