标签: 仿真视频

这是一篇基于Mentor公司 Hyperlynx 8.2.1 仿真软件针对 IMX53_module_v6_fdb PCB上DDR3内存布局布线的信号完整性仿真分析的过程报告。层叠结构设置，关键信号的仿真分析，有助于我们了解基于 Hyperlynx 对 DDR3 进行信号完整性仿真的整个流程。       iMX53 PCB 层叠结构   对应的 HyperLynx 叠层设置   DDR3 clock   时钟差分线的端接电阻放置位置不正确，应尽量靠近接收端摆放，避免信号反射，而上图中采用靠近源端摆放。理想的情况是该端接电阻应靠近T点摆放，但因为这里采用的是DDR3内存IC顶底对贴的结构，无法实现，只能进行折中设计，在CPU U1 和 T点之间，并尽量靠近T点进行摆放。   DDR3 地址线   DDR3 地址线可以不同层     DDR3 数据线 同组同层     请猛击这里： DDR3 SI analisys report 百度网盘分享     原创文章，转载请注明：  转载自  吴川斌的博客  http://www.mr-wu.cn/  本文链接地址:  基于Hyperlynx的DDR3仿真分析过程报告 http://www.mr-wu.cn/hyperlynx-ddr3-si-analisys-report/

通过此视频可以了解 PADS 分析工具如何通过设计仿真，识别电路的关键区域。我们将考察如何分析并快速实现信号与 电源 完整性，并找出 PADS 最适合用于桌面仿真和验证的关键原因。   原创文章，转载请注明：  转载自 吴川斌的博客 http://www.mr-wu.cn/  本文链接地址:  Mentor公司极好的仿真介绍教程视频 http://www.mr-wu.cn/start-smarter-with-analysis-tools-for-desktop-pcb-design-webinar/