标签: sfdr

      在射频测试中，除了底噪声以外，无杂散动态范围（SFDR: Spurious-free dynamic range）也非常重要，因为它决定了在有大信号存在的情况下能够分辨的最小信号能量。对于示波器来说，其杂散的主要来源是由于ADC拼接造成的不理想。以2片ADC拼接为例，如果采样时钟的相位没有控制好精确的180度，就有可能造成信号的失真，在频谱上就会出现以拼接频率为周期的杂散信号。如果失真比较严重，即使再高的采样率也无法保证采集到的信号的真实性。         对于高带宽示波器来说，不论是采用片内拼接还是片外拼接，由于拼接不理想造成的杂散都客观存在，关键是杂散能量的大小。以Keysight的S系列示波器为例，其采用了单片40G/s的ADC芯片，通过专门的工艺优化了时钟分配和采样保持电路，可以保证很好的一致性。下图是用Keysight公司的E8267D信号源产生1GHz信号经滤除谐波后在5GHz的Span范围内看到的频谱，可以看到除了2次和3次谐波失真外，其杂散指标可以达到-75dBc，相当于一台中等档次的频谱仪的水平。         谐波失真也是衡量测量信号保真度的一个重要指标。对于示波器来说，为了保证高的采样率，其ADC的位数（8bit或者10bit）相对于频谱仪里使用的14bit ADC有较大差异，其谐波失真主要来源于ADC的量化噪声造成的信号失真，典型的是2次和3次谐波失真，通常3次谐波的能量更大，这点和频谱仪里由于混频器造成2次谐波失真来源不太一样。         在上面的测试结果中，其2次谐波失真约为-65dBc，比一般的频谱仪差一些。而其3次谐波失真约为-49dBc，比起一般的频谱仪就差远了。因此如果用户关心谐波失真指标，比如在放大器的非线性测试中，使用示波器并不是一个好的选择。         不过好在谐波造成的失真通常在带外，通过简单的数学滤波处理很容易把谐波滤除掉。所以在有些宽带信号解调的应用中，由于测量算法在解调过程中会加入数学滤波器，谐波失真对于最终的解调结果影响并不是很大。

在消费、医疗、汽车甚至工业领域，越来越多的电子产品利用高速信号技术来进行数据和语音通信、音频和成像应用。尽管这些应用类别处理的信号具有不同带宽，且相应使用不同的转换器架构，但比较候选ADC（模数转换器）及评估具体实施性能时，这些应用具有某些共同特性。具体而言，从事这些不同应用类别的设计师需要考虑许多常见的转换器交流性能特征，这些特征可能决定系统的性能限制。 量化 所有ADC 接收在时间和幅度上连续的输入信号，并输出量化的离散时间样本。ADC 的双重功能（量化和采样）提供从模拟到数字信号域的有效转换，但每种功能对转换器交流性能均有影响。 由于数字转换器用于分析连续输入信号的代码数量有限，其输出会在锯齿波形上产生误差函数。锯齿边沿对应于ADC 的码字跃迁。 为了测量量化误差的最佳情况下的噪声作用，假设将满量程正弦波输入完美数字转换器： 其中q 是LSB 的大小，N 是位数。该波形的均方根幅度即为幅度除以2 的平方根。 均方根量化噪声为 均方根满量程信号与均方根量化噪声之比为ADC 提供了理想SNR，可用分贝表示： （公式1） 请记住，该公式给出的是N 位转换器的理论限制。真实量化器无法达到这一性能水平，同时真实转换器还有其他噪声源，但这一数字可以作为判断候选ADC 的参考。 采样 在采样器特性中，最为人熟悉的是在大于采样速率一半的频率(f s /2)下混叠信号能量的特性。这一半采样速率限制称为奈奎斯特频率，用于将频谱分割为大小相等的区段，即奈奎斯特区。第一奈奎斯特区范围从DC 至f s /2。第二奈奎斯特区占据f s /2 至f s 之间的频谱，依此类推。 现实中，采样器混叠所有奈奎斯特区上的信号。例如，频率f a 下的基带信号镜像呈现为f s ± f a 、2f s ± f a ，依此类推（图1a）。同样，出现在采样频率附近的信号将向下混叠至第一奈奎斯特区。该信号的镜像也将出现在第三及第四奈奎斯特区内（图1b）。因此输入信号能量不在所需奈奎斯特区内的采样器在混叠作用下将产生该信号在所需奎斯特区内的镜像。 显示为f a （图1b）的带外信号能量不一定来自预期信号源。相反，该能量可能源自噪声源、带外干扰源或采用预期输入信号工作的电路元件产生的失真积。当为您的应用决定必要的失真性能时，这是一项重要的考虑因素。 图1：采样器导致基带信号f a 的镜像）与采样频率f s 及其谐波(A)出现偏移。频谱偏移等于±f a 。出现在采样速率附近的信号、噪声和干扰频谱向下混叠至基带(B)内。镜像也将出现在较高奈奎斯特区内。 通过在信号链内采样器输入之前加入基带抗混叠滤波器，可以减小采样器可用的带外信号能量。虽然理论上可以仅在需要数字化的最高频率到达两倍时采样，模拟域内不存在所谓的砖墙式滤波器，即零过渡带的滤波器。过采样，即在大于2fs 的频率下采样，为抗混叠滤波器过渡带提供一些频谱空间。 如果ADC 量化噪声与交流输入信号无关，则噪声分布于第一奈奎斯特区中。在这种情况下，过采样还会通过加宽奈奎斯特区减少有效量化噪声，从而在采样速率每次加倍时将SNR（信噪比）增加3 dB。这相当于具有固定通带的抗混叠滤波器。如果进行充分过采样，抗混叠滤波器可削弱带外信号成分，使其混叠镜像保持在本底噪声以下。 应注意，如果输入信号锁定在采样频率的整数约数处，量化噪声将不再表现为奈奎斯特区中的均匀能量分布。这种情况下，量化噪声将表现为关于信号谐波的群集。为此，在选择采样速率时，应仔细考虑应用信号的频谱特性。 SINAD 和ENOB 如果失真积和带外频谱成分混叠无法保持在本底噪声以下，则会形成SINAD（信号-噪声和失真比）。转换器在输入信号额定条件下将以dB 表示SINAD。转换器ENOB（有效位数）可能是ADC 最常提到的交流规格，它便是以位而非dB表示的SINAD： （公式2） 如果失真积和混叠信号能量保持在本底噪声以下，则SINAD= SNR。在此情况下，公式2 只是公式1 对N 求解的调整形式。更常见的情况是SINAD SNR。由于转换器SINAD 取决于工作和信号条件，目标应用可实现的SINAD（以及相应的ENOB）取决于如何驱动ADC。 尽管ENOB 常被提及，但它不足以描述高速转换器的性能。众所周知高速转换器拥有多个参数，单个数字不可能囊括整张规格表的描述内容。只要不过度依赖ENOB 的重要性，该数字是比较候选转换器的合理起点。 SINAD 对频率特性曲线更有价值，许多高速转换器会将其呈现在数据手册内（图2）。该曲线至少让您可以针对应用所需频率鉴别典型性能，而不局限于转换器制造商为数据手册规格表选定的频率点。 图2：虽然ENOB 提供了候选高速ADC 间的有用（尽管较粗略）对比，实际上描述SINAD 相对频率的特性曲线才能更深入地了解转换器性能。 孔径抖动噪声 得出上述公式1 的量化噪声讨论是以理想数字转换器为前提，其中假设了无噪声信号和时钟源。在真实电路中，信号到达ADC 输入端时，已经含有先前信号处理阶段带来的噪声和失真积。噪声成分通常与量化噪声无关，因此会加入平方根之和： 其中e n(i) 是来自起作用源的噪声，作用源处于由m 个不相关源组成的系统内。 起作用噪声源之一来自采样时钟边沿时序的不确定性，产生孔径抖动噪声。可以说，该噪声得出采样器正在针对移动目标捕捉交流信号的事实。采样边沿时序的变化导致采样器捕捉幅度的统计分布，即噪声（图3）。信号频率越高，信号斜率或压摆率越大，因此边沿时序既定变化导致的幅度误差越大。这样，既定孔径抖动量的效果便取决于信号频率。 图3：孔径抖动（采样时间上的不确定性）产生噪声幅度，由于抖动时间内的信号压摆，该幅度取决于信号频率。 由孔径抖动引起的SNR 为 （公式3） 其中f 是信号频率，t j 是均方根孔径抖动。通常在挑选ADC时，问题在于目标应用在既定频率信号的SNR 要求下可以容忍的最大幅度抖动。整理公式3 得出 （公式4） 请注意，除了转换器内的抖动源外，您的应用电路内也有抖动源。因此，电路实现的净性能与转换器选择和设计其他方面（通常是时钟产生电路和电路板布局）的品质都有关系。 为了解抖动影响既定ENOB 最大信号频率的程度，可分别来看1 ps 和2 ps 抖动噪声远超其他性能限制参数的两个系统。整理公式4，我们可以针对既定抖动计算产生指定ENOB（或SNR）的最大信号频率。 表1. 对比抖动时间相差两倍的系统 失真积 信号链内的非线性造成了许多失真积，通常是HD2（第二谐波失真）、HD3（第三谐波失真）、IMD2（二阶交调失真）和IMD3（三阶交调失真）。线性电路内的失真倾向于随信号接近有源元件线性工作范围的极限而逐渐增加。在代码空间突然结束的ADC 内则不是这样。 因此，重要的是输入跨度内有足够的范围容纳您要进行低失真量化的预期输入幅度，特别是在处理复杂宽带信号时。最终，选择标称输入幅度是为了平衡信号跨度余量，避免限制优化SNR 的需要。 顾名思义，谐波失真会产生数倍于信号频率的信号伪像。相比之下，交调失真源自包含两个或两个以上频率信号（事实上是任何复杂波形）的信号处理非线性，从而产生输入频率之和或差。 在窄带应用中，严格调谐的抗混叠滤波器可削弱某些谐波失真积，甚至IMD2 的加性分量（图4）。另一方面，出现在2f 2 - f 1 和2f 1 - f 2 的IMD3 减性分量由于可出现在信号频谱内而较为不利。 图4：5 MHz 和6 MHz 双音输入信号说明了HD2（10 MHz 和12 MHz 下）、HD3（15 MHz 和18 MHz 下）、IMD（1 MHz和11 MHz 下）和IMD3（4 MHz 和7 Mhz 下）。其中，IMD3 积由于接近源信号，最难通过抗混叠滤波器削弱。 无杂散动态范围(SFDR) SFDR（无杂散动态范围）衡量的只是相对于转换器满量程范围(dBFS)或输入信号电平(dBc)的最差频谱伪像。比较ADC时，请务必确定两种基准电平以及工作和信号条件。在数据手册规格间直接进行比较需要基准和信号相匹配（图5）。 图5：转换器制造商可以就转换器满量程(dBFS)或具体输入信号幅度(dBc)规定SFDR 性能。在进行数值对比前，请确保候选转换器是以相似方式进行性能规定的。 虽然SFDR 表现为转换器规格表内的数值，该测量值本身只是采样速率、信号幅度、信号频率和共模工作点的参数。只有考察候选转换器的特性曲线，才能深入了解转换器在近似于目标应用的工作和信号条件下的性能。

  ADL5565的 特点: ·6 GHz的3 dB带宽（V =6分贝）增益调节：6分贝，12分贝和15.5分贝 ·增益范围从0分贝至15.5分贝使用两个外部电阻器 ·差分或单端输入至差分输出 ·低噪声输入阶段：NF= 8.7 dB，在15.5 dB的增益 ·宽带低失真（AV= 6 dB的）   10MHz -107 DBC（HD2），DBC（HD3）   100MHz -DBC（HD2），-103 dBc（HD3）   200 MHz：-82 dBc（HD2的），-87 dBc（HD3）   500 MHz：-68 dBc（HD2的），-63 dBc（HD3） ·压摆率：11 V，/ NS ·2 ns的快速稳定和高速恢复 ·单电源供电：2.8 V至5.2 V ·采用高速XFCB3 SiGe工艺  ·ADC接口   ADL5565是一款高输出的线性放大器，ADC的接口进行了优化。有几个选项提供给设计师设计时使用。图40使用宽带1:1传输线的巴伦由两个40Ω并联电阻，以提供一个50Ω差分阻抗，并提供宽带匹配50 Ω信号源。   图40 ADL5565 是交流耦合的 AD9467 ，以避免共模直流负荷。 33 Ω电阻改善 ADL5565 和目前任何开关电流之间的模拟到数字，采样和保持电路的隔离。 AD9467 输入提出了一个 530 Ω差分负载阻抗和需要的 12V 至 2.5 V 差分输入摆幅达到满刻度（ VREF= 1 V 至 1.25 V 的）。该电路提供可变增益，隔离和源匹配的 AD9467 。 实现 89.2 dBc 的 SFDR （见图 37 ）。   图42 ADL5565 增益为 6 dB ， 87.5 dBc 的 SFDR 达到 100 兆赫 。 图44 优化 ADI 公司流行的 ADC ，如 AD9467 ，表 10 包括流行的中频采样频率的抗锯齿过滤器组件的建议。片上 ADC 的输入电容和部分由 C4 ，形成一个谐振电路的电容并联的电感 L5 。谐振有助于确保 ADC 的输入。 此外， AC 耦合电容器的传递函数引入额外的零点。最终的整体频率响应带通特性，藉以消除预期奈奎斯特区域以外的噪音。表 10 提供了初步的建议。可能需要一些经验的优化，帮助补偿实际的 PCB 寄生电感。   布局考虑 高 Q 值的电感式驱动器和负载， 以及杂散传输线组合封装寄生电容，有可能形成在高频谐振电路，产生过多的增益峰值或可能的振荡。如果用于射频传输线连接输入或输出，设计，这样，在输入 / 输出引脚的寄生电容最小。在许多电路板设计，信号走线的宽度应该是很小的，在驱动器 / 接收放大器的波长不超过八分之一。   图46 焊接信息 在芯片级封装的底面，有一个暴露的压缩桨。这桨内部连接到地面的芯片。焊接到PCB上的低阻抗接地平面桨，以确保指定的电气性能和提供热救灾。为了进一步降低热阻抗，它建议所有层上的地平面与孔缝在一起。 评估板 图44显示ADL5565 评估板的原理图。电路采用 3 V 至 5 V 范围的单电源供电。 10 μ F 和 0.1μF电容去耦电容为电源去耦。 表15评估板的各种配置选项。图45和图46显示的评估电路板的元件和电路方面的布局。   表15 实现最小增益（6分贝到200 Ω负载），输入 1 （ VIN1 和 VIP1 的），必须使用安装在 0 Ω电阻 R3 和 R4 ，离开 R5 和 R6 。 R1 和 R2 是 输入阻抗为33.2Ω。 通过安装在 R5 和 R6 0 Ω和离开 R3 和 R4 的开放。 R1 和 R2 必须为 50Ω输入阻抗为50Ω。 为最大增益（15.5分贝到200 Ω负载），两个输入驱动安装 0 Ω电阻 R3 ， R4 ， R5 和 R6 。 R1 和 R2是输入阻抗为50Ω。 平衡输入和输出接口转换为单端一双巴伦（的M / A-COM ETC1-1-13）。在巴伦T1 ，提供了一个 50 Ω单端至差分转换。巴伦， T2 和匹配元件的配置，提供约 11 dB 的插入损耗与 200Ω至50Ω阻抗变换。 作为一种替代，输入变压器，T1，可以更换以下的变压器，以提供一个低损耗平衡输入的ADL5565应用之一。   6 dB增益配置，T1型号为TC4-1W +   12分贝增益配置，T1型号为，TC2-1T +   15.5 dB的增益配置，Mini-Circuits公司的TC1.5-52T 使用这些替代变压器时，R1和R2 是敞开的。 0 Ω跳线取代 C1 和 C2 到 C12 ，并添加一个 0.1μF的电容。   通过设计 ADL5565 与目标 ADC 之间的一条狭窄的带通抗混叠滤波器， ADL5565 预期奈奎斯特区域外输出噪声可被衰减，有助于保持 ADC 的 SNR 。在一般情况下，信噪比提高了几个分贝时，包括合理的顺序抗混叠滤波器。在这个例子中，一个低损耗 1:1 输入变压器用来匹配一个 50 Ω不平衡源的 ADL5565 平衡输入，在输入的最小插入损耗。