标签: 信号监测

来源：德思特测试测量 德思特案例 | 卫星信号监测可靠性提升10倍，移动性提升30倍！这家广播公司是这样做到的 欢迎关注虹科，为您提供最新资讯！ 1 广播卫星频谱监测背景 频率的测量结果能够充分反映出节目播出的质量，还能够了解到在节目播放中产生的信号影响情况，这是无线电广播的有效监测中极为重要的一个方面。目前，大部分国际通信卫星尤其是商业卫星使用的频谱为C波段（下行/上行频率为4/6 GHz) 或Ku波段(下行/上行频率为12/14 GHz)，无线电管理部门配备的频谱分析仪上限频率一般可达30 GHz～50 GHz，因此在对广播卫星通信进行电磁环境监测或对地面卫星干扰进行排查监测时，可以利用各种监测天线与频谱分析仪对卫星地球站的射频信号进行直接测量，也可对其射频信号进行下变频后作监测分析，排查干扰信号，确保广播电视的安全播出。 在意⼤利，电视信号的分布因地区而异：大都市和人口密集地区主要使用地面网络；人口稀少的农村和偏远地区依赖卫星，农村地区约占全国面积的75%。无干扰的卫星信号传输可帮助意大利的每个人都接收到同样高质量的节目。 2 关于意大利广播公司 Rai Way是意大利国家广播公司Rai的子公司，在整个意大利拥有超过2300个使用卫星传输信号的广播站点，负责确保广播内容能够准确、高质量地传送到意大利各地的观众和广播平台。他们的工作对于维护广播和电视业务的连贯性和可靠性至关重要，通过使用德思特手持式频谱分析仪成功地升级了他们的方案，极大地节省了成本，提高了测试结果的准确性。 3 意大利广播公司难点 在之前的方案中，Rai Way的技术⼈员利用⼀队监控卡车进行日常无线电覆盖测绘，来解决可能发生的任何问题。如果没有车队对频谱的监测，则无法及时对异常情况做出响应。由于干扰问题时常发生，因此Rai Way公司需要可靠、移动且坚固的解决方案。 在使用德思特手持式频谱分析仪之前，Rai Way公司使用的是台式频谱仪加上桅杆的方案进行信号的监测。 监测车内部通常有⼀个台式频谱分析仪，连接到10米望远镜顶部的天线桅杆。这种方案为信号传输创建了⼀条较长的RF电缆路径，当它到达频谱分析仪的输入端口时会导致相当大的信号衰减，在10 GHz以上的频率尤其严重。在使用德思特手持式频谱分析仪的方案之前，意大利广播公司的频谱监测方案面临着一系列难题： -线缆过长，衰减过大（尤其是高频信号） -监测结果不可靠 -成本过高 4 德思特方案 为了满足Rai Way公司可靠、移动且坚固的解决方案需求。德思特对他们原来的方案进行了升级。 在信号方面，考虑到实时传输以及减少损耗的需求。德思特方案在信号接收端使用喇叭天线、损耗极小的短线缆、手持式频谱分析仪加上路由器（数据传输），而在信号监测端，德思特方案使用了虹科手持式频谱分析仪特有的远程控制功能。在监测车辆上就可以利用频谱仪自带的上位机，实时观察到目前的频谱情况。主要传输原理如下： 1.车外无线接收端 ：接收到信号频谱数据后通过USB将数据发送到路由器（具有数据管理功能的路由器）。 2.车内数据监控端 ：使用德思特手持式频谱分析仪的上位机软件，开启远程模式，通过连接到路由器的IP地址，访问频谱数据。从而在车辆上监控频谱数据。 德思特车载手持频谱监测方案的优点在于： 一是德思特使用了专用支架轻松牢固地将手持频谱仪和喇叭天线固定在伸缩杆上，这样缩短了从接收天线到手持频谱仪接收口径的距离，大大减少了信号的衰减，提高了信号监测的可靠性。 二是 如果需要在地面上进行频谱监测，也可以灵活的拆卸手持频谱分析仪套件，极大地节省了经济成本，并且拆卸简单，移动性和灵活性强。 5 客户用例 为避免信号衰减和丢失，Rai Way公司为每辆监测车都配备了这一套解决方案。 该解决方案执行RF频谱测量并将结果实时传输到监测车的PC端，以便操作员在信号频谱出现异常时迅速做出反应。德思特手持式频谱分析仪的电池续航时间约为4小时，可在户外长时间使用而无需为电池充电。由于其开放的应用程序编程接口（API）、紧凑的外形和重量，德思特手持式频谱仪可以与各种第三方解决方案集成。德思特广播卫星信号频谱监测方案是Rai Way现有监控设备的完美补充。 方案升级后的成果 ✓ 信号损失减少20dBm，信号可靠性提高了10倍 ✓ 在可靠性、可移动性、灵活性、坚固性方面的表现提高了30倍 ✓ 可用性大幅提升，可车载监测无线频谱，也可检测地面点对点干扰连接的问题

SignalTap在FPGA设计时常常作为在线调试工具来使用，但大家在使用它的时候都有一种感觉——这东西太慢，消耗太大的资源。慢，并不是说它跑得慢，而是每次修改参数变量就得重新编译一次，而编译就让我们感觉没操作一次就要花相当多的时间。另外，当我们需要监测很多个信号量时，需要消耗相当多的内部存储资源。 所以每次只有到了实在没办法的时候才愿意去选择SignalTap来查内部信号量……有时候真的很嫌弃它。在接触NiosII之后，发现这个东西还挺适合用来做一些监测工作的。 方案是：通过PIO将需监测的信号量接入到内核里，然后通过内部程序控制监测机制等，最后通过JTAG回传到EDS调试窗口。（其实就是用printf函数打印出来监测结果） 这样的好处在于：首先，Nios内核消耗资源不多，可能就是你算法设计里的边边角角就够了；再者，FPGA内部存储资源是有限的，但“内部”引脚可以说是无穷无尽的，所以不需要担心信号量太多而处理不过来。 下面用个寄存器累加值监测的小例子来简单说明下做法。 自QuartusII到10.1版本以后，便使用Qsys取代了SOPC Build，在此为方便还没怎么用过Qsys的朋友，稍微详细得介绍下。 本人使用的是11.0版本，先建立个工程。然后可以在Tools里面找到Qsys选项，点击； 其中，初始便含有4个信号，两个时钟clk两个复位reset，这是和SOPC不一样的。然后可改变clk时钟频率参数，根据实验板上晶振或自己需求通过FPGA锁相环提供。 随后添加Nios内核，先不对其进行配置，待所有组件添加完后对其进行配置，按照默认参数添加后和SOPC中一样，需要进行重命名。再添加存储器，在这里我们使用FPGA嵌入式的目的是为了更方便地监测FPGA内部信号量，所以数据存储器和程序存储器我们都使用On-Chip Memory。大小可以不用很大，20k就够了，在本例中由于没有别的需要，选的大一些——64k。     随后添加SYSID和JTAG_UART，这两个都是默认设置。最后便是PIO了，类型和数量视需监测信号量而定，这里需要一个8bit的数据PIO和1bit的中断PIO，中断PIO则是用来监测信号，告诉内核什么时候该把数据打出来。（或者说，告诉内核什么时候是“有问题”的，需要我们来监测信号） 添加完各个组件后，就需要我们手动地来连接他们了。其实很简单，时钟和复位接在初始产生的clk和clk_reset上，对于On-Chip Memory的s1需要连如两组数据总线上，其它的都只需接入内核的data_master。接好以后就可以重新配置我们的内核了： 将两组memory都选为On-Chip Memory。内核选择NiosII/f，快速类型。 最后，锁定Memory地址后，自动分配地址：System-Assign Base Address。   Generate以后就可以在顶层原理图中添加我们的内核了。  如下图，在顶层原理图设计时，将被监测模块的输出信号接入Nios的PIO口，这样FPGA部分的电路设计就完成了，之后只需要在EDS中设计相应的监测软件程序，再进行调试运行就可以实现我们对FPGA内部数据进行监测的功能了。