 

标签: timescale;modelsim

相关博文

modelsim中timescale未统一设置引起的错误

热度 20

用户1639588

2012-5-25 10:42

3261 次阅读|

0 个评论

仿真xilinx的卷积编码IP核时，因为IP的timescale和testbench的不一致，导致最终输出结果不正确

更多...