- 面包板社区
- > > 标签
- > > timescale;modelsim
标签: timescale;modelsim
相关博文
-
仿真xilinx的卷积编码IP核时，因为IP的timescale和testbench的不一致，导致最终输出结果不正确
