仿真xilinx的卷积编码IP核时，因为IP的timescale和testbench的不一致，导致最终输出结果不正确
- 上一篇： 一个因为指针引起的易错的程序
- 下一篇： verilog里的求模运算与matlab的比较
EE直播间
更多
-
提升毫米波信号测试精度 直播时间： 12月18日 14:00 -
EE Talk主题专访系列直播-对话：释放 Wi-Fi 7 在高带宽应用中的技术潜力 直播时间： 12月19日 10:00
关闭
站长推荐
/2 
/2
文章评论（0条评论）
登录后参与讨论