原创 verilog里的求模运算与matlab的比较

在matlab里有两个求模函数，mod和rem，其中mod(-2,1024)=1022，rem(-2,1024)=-2；而verilog里的求模只能通过“%”来实现，如果要实现matlab的这两种函数，可通过将输出结果分别定义成无符号的和有符号的，如

wire [9:0] result1;

assign result1 = (-2%1024);

则result1= 1022;

若wire signed[10:0] result2;

assign result2 = (-2%1024);

则result2 = -2;