标签: 图像采集

一 .USB2.0简介 USB2.0协议时一种高速串行的通信协议，它是半双工的，最高传输速率可达480MHZ/s，并且支持热插拔等特点，目前被广泛使用。 二.项目描述 既然是图像采集，就要有采集图像的设备，它将采集到的数据发送给FPGA，通过LVDS_BUFF模块将串行数据转换成并行数据，并完成时钟域的转换；然后通过SDRAM_CTRL控制模块将数据缓存到SDRAM中；再通过GEN_F（成帧模块）为数据加上帧结构，以及时钟域的切换；最后通过USB_CTRL模块将数据传送给USB芯片，等待上位机来将数据读走。 该项目一共有四个字模块，各个模块之间的关系可见下图，今天首先介绍USB2.0模块，我们使用的USB芯片型号为CY7C68013A。 项目整体架构图  三.USB子模块介绍 如下图， FPGA 与PC之间通过USB芯片完成数据的传输，USB芯片为两FIFO机制，分别为读、写FIFO。写数据时，FPGA将数据写入到W_FIFO中，FPGA发送一个PKG_END（结束信号），通知PC来取数据。读数据时，PC机先将数据写入R_FIFO，在一定条件下，FPGA通过USB控制模块将数据取出。       从开发板手册上可以看到这样几个管脚（管脚名字已改为笔者自己定义的名字）usb_clk，addr,w_en,usb_data,oe,r_en,flag_b,flag_c。我们来分别看看这些管脚的含义。 usb_clk：usb时钟 addr：选择哪一个FIFO。这个很好理解，既然有两块FIFO，那么我当前使用的是哪一块，就要通过这么一个地址来说明。 w_en：写使能，低有效。w_en有效数据才可写入W_FIFO。 oe：读数据时使用，数据导通到管脚。 r_en：读使能，低有效。在oe有效的前提下，r_en有效，才可从R_FIFO中读出数据。 flag_c：空标志。 flag_b：满标志。 usb_data：数据线，FPGA与USB的数据线只有这么一条，它要完成读写操作，因此它的接口类型为IO（输入输出），是一个三态结构。    1.三态门结构图解说明 注：斜线代表该信号位宽大于1。   三态门结构在IOB中，IOB通过连接PAD（芯片上的IOB与pin连接的接口）与pin连接，将数据输入输出。当en使能时，W_data通过usb_data输出到USB W_FIFO中；当en无效时，R_data通过usb_data将数据读入到R_data中。     2.接口说明 1）写接口       2）读接口   3.关键信号时序 1）写时序 FPGA写数据时： 1. 首先addr选中W_FIFO，延时一个时钟（等待读写FIFO的切换）。 2. 检测FIFO为空（flag_C）将W_en有效，同时开始向FIFO中写入数据W_data，记过两个时钟，flag_C拉高。 3. 写满FIFO后，W_en无效，通知PC来读数据。 4. Pkg_end 为结束标志，随时可以拉底信号，结束写操作，通知 PC 机来读，这里没有使用该信号。只有写满 FIFO ，上位机才来取数据。 2）读时序   FPGA读数据时： 1. 首先addr选中R_FIFO，延时一个时钟（等待读写FIFO的切换）。 2. 检测FIFO为满（flag_b）同时将O_en、R_en有效（或者O_en先有效、R_en再有效），开始从FIFO中读出数据R_data，记过两个时钟，flag_b拉高。 3.读空 FIFO后， O_en、R _en无效。   注：该项目中只使用了写操作，读操作没有使用，但还是把读时序给出，便于大家理解。USB控制模块是这四个模块中最简单的一个模块，后续还会把其它模块按照笔者自己的理解给出，希望对大家有益。   

　　 1、引言 　　视频图像采集是视频信号处理系统的前端部分，正在向高速、高分辨率、高集成化、高可靠性方向发展。图像采集系统在当今工业、军事、医学各个领域都有着极其广泛的应用，如使用在远程监控、安防、远程抄表、可视电话、工业控制、图像模式识别、医疗器械等各个领域都有着广泛的应用 。本文介绍了一种基于FPGA的图像采集系统，用户可以根据需要对FPGA 内部的逻辑模块和I/O模块重新配置,以实现系统的重构 ；而且采用这种设计方案 ,便于及时地发现设计中的错误,能够有效地缩短研发时间，提高工作效率。 　　 2、系统的总体框架和工作原理 　　整个系统主要分为四个模块：视频解码模块、视频编码模块、存储器模块和FPGA核心控制模块，系统总体框架如图1所示。 图1 系统的总体框图 　　其中FPGA实现的主要功能有：视频编解码器件的初始化，视频图像的采集存储以及将采集的图像数据通过视频编码芯片送到监视器上显示。 　　系统的工作原理为：系统上电后，FPGA通过FLASH中的程序对完成视频解码和编码芯片的初始化配置；在接到视频AD转换的中断信号后，FPGA将转换的数字图像数据传送到SRAM保存；一帧图像转换结束后FPGA再将SRAM中的数字图像传递给视频编码芯片以便在监视器上显示，同时开始控制下一帧图像的采集。 　　 3、硬件电路设计 　　3.1 AD和DA转换模块 　　本系统采用的视频编解码芯片是ADV7181和ADV7177，下面分别介绍AD和DA转换器件的硬件电路设计。 　　 3.1.1 AD转换模块 　　ADV7181系统是AD公司推出的一款视频解码芯片 ，它具有如下特点： I2C总线接口，6通道模拟视频输入，支持NTSC、PAL、SECAM视频制式，支持多种模拟输入格式和多种数字输出格式。 　　本系统中选用其中的通道1作为PAL制CVBS视频输入，数据输出可根据需要采用8位或16位的格式输出。ADV7181与FPGA的接口电路如图2所示。 图2 ADV7181与FPGA的接口电路 　　系统上电后通过FPGA的I2C模块完成对ADV7181的初始化配置，其中ADC_SCLK、ADC_SDATA分别为I2C总线的时钟线和数据线。ADV7181正常工作后分别输出水平同步信号ADV_HS、垂直同步信号ADV_VS、 场同步信号ADV_FIELD、中断信号ADC_/INTRQ、ADC_LLC同步信号和图像数据信号ADC_DATA(8位或16位可配置输出)，另外ADC_/PWRDN信号控制ADV7181是否工作于省电模式。用户可以根据需要选择水平、垂直和场同步信号（CCIR-601格式）或ADC¬_LLC信号（CCIR-656格式）来实现系统与视频输入的同步，并利用这些同步信号控制对转换完成的视频数据的写存储器操作。 　　 3.1.2 DA转换模块 　　DA转换采用的是AD公司的ADV7177 ，它具有如下特点：I2C接口，3路模拟视频输出，支持多种数字输入格式和多种模拟输出格式，用户可根据需要选择使用。它的电路设计与ADV7181类似，ADV7177与FPGA的接口电路如图3所示。 图3 ADV7177与FPGA的接口电路 　　其中DAC_DATA为输入数字视频信号，DAC_/HSYNC、DAC_/VSYNC分别为水平和垂直同步信号，DAC_CLOCK2为ADV7177输出的27M或13.5M同步时钟( 与寄存器的配置数据有关)，DAC_SCLK、DAC_SDATA为ADV7177的I2C配置总线。 　　 3.2 FPGA核心控制模块 　　FPGA核心控制模块采用的是ALTERA公司Cyclone II系列的EP2C20 ，它具有较高的性价比：EP2C20最多用户管脚数为315，四个PLL，26个嵌入式18*18乘法器，52个M4K RAM块，186752个逻辑单元；共分8个I/O Bank，每个Bank可以根据需要配置为1.2V或3.3V的I/O电平，方便与外围电路连接。考虑到系统的实际需求，在该系统中采用具有240个引脚PQFP封装的EP2C20Q240。 　　在该系统中，FPGA主要完成对视频AD、DA的初始化配置和存储器的读写控制，它通过AD的中断信号完成对视频数据的采集，并将采集的数据放到存储模块中，当采集完一帧后将数据传递给视频编码芯片并在监视器上显示同时开始采集下一帧图像。 　　在本系统中FPGA采用了JTAG和AS两种配置模式，具体的设计可参考ALTERA数据手册 。 　　 3.3 存储器及其他模块 　　由于FPGA芯片内部的RAM资源有限，不能存储过多的视频数据并对其进行处理，因此在本系统设计中，外加了两片SRAM芯片来辅助FPGA进行视频信号采集。两片SRAM可以进行16位的数据存储，这样ADV7181和ADV7177可以根据需要配置为8位或16位数据的工作模式，提高了系统的灵活性。 　　本系统设计中采用的SRAM芯片是美国IDT公司生产的IDT71V424 ，它是采用高性能与可靠性的CMOS工艺生产的高速静态存储器，其单片存储容量为512K*8Bit，具有高速的访问时间，10或12ns。其内部完全由静态异步电路构成，无需输入时钟信号，也不必对芯片进行刷新，即可直接对无用数据进行覆盖。 　　在实际的设计中为了保证控制信号的有效性，3条控制线SRAM_/WE、SRAM_/OE, SRAM_/CS分别加了一个4.7K的上拉电阻后才与FPGA芯片连接。具体电路如图4所示： 图4 SRAM与FPGA的接口电路 　　此外，为了减少模拟与数字系统之间的相互干扰，电源模块采用的是数字电源和模拟电源分开设计最后一点共地的设计方案。主要采用了TI公司的TPS54612、TPS64616分别提供FPGA 1.2V核心电压和3.3V IO电压；模拟1.8V和3.3V采用的是AMS1117系列的电源芯片。 　　 4、系统软件设计 　　本系统软件是在Quartus II 环境下采用Verilog语言开发完成的。主要包括：1、AD和DA芯片的初始化配置，2、视频图像的采集，3、视频图像的存储与DA转换。 　　 4.1 I2C配置模块 　　系统上电后，分别将AD和DA芯片复位，因此需要对它们进行初始化配置。程序将寄存器初始值事先存储在数组中，设置控制寄存器时，FPGA通过I2C总线按照AD或DA的配置地址、控制寄存器地址、寄存器值的顺序依次写入数据，完成对AD和DA的初始化。I2C的配置模块的流程 如图5所示。 图5 I2C配置的流程图 　　 4.2 视频图像的采集模块 　　在本系统中，ADV7181芯片输出8位为CCIR-656格式(也可根据需要配置为16位输出)，它的有效分辨率为720*576,隔行扫描。它输出的数字视频数据格式如表1所示。 表1 ADV7181输出的数字视频格式表 　　在实际的逻辑设计中，主要的任务就是对CCIR-656格式的行起始标志码和行结束标志码的判别与检测。具体的设计如下：在27MHz像素时钟信号ADC_LLC的同步控制下，8位的数字视频数据由ADV7181芯片不断地输入到FPGA芯片，FPGA首先检测“FF 00 00”这三个字节，对于这三个字节的检测只需要设计一个简单的有限状态机即可实现。检测到上述的三个字节之后，FPGA接着检测紧随这三个字节之后的那个未知字节，如果未知字节第4位的值为0，则说明它是SAV字节，如果为1，则说明它是EAV字节。表2为SAV和EAV的数据格式。 表2 SAV和EAV的数据格式表 　　有了以上的分析可得到如图6所示的有效视频数据的采集流程 图。 图6 有效视频的采集流程 　　文中按照上述流程设计完成了图像采集程序，图7为利用Quartus II自带的逻辑分析仪工具得到的采集图像数据波形图，其中逻辑分析仪的采样时钟为27M的ADC_LLC信号，data_in为图像数据，ad_hs为水平同步信号。 图7 FPGA采集得到的图像数据信号 　　 4.3 视频图像存储模块和DA转换模块 　　由于FPGA内的RAM资源有限，并为了以后扩展方便系统外加了两片512K*8的SRAM存储器缓存采集的视频数据。当一帧图像采集完成后，FPGA将SRAM中的数据写入DA转换芯片，同时开始下一帧的采集。在本系统中视频编码芯片接收标准的8位CCIR-656数据，输出为CVBS复合视频信号。ADV7177的初始化配置和工作过程与ADV7181类似，这里不再赘述。 　　 5、实验结果 　　按照以上设计方案，完成了系统的硬件设计和软件调试，图8为系统采集得到的在监视器上显示的一幅视频图像,其中ADV7181采用的是8位CCIR-656输出格式，ADV7177的输出格式为CVBS视频信号。 图8 系统采集的一幅视频图像 　　 6、结论 　　实验结果表明，本系统工作稳定可靠，可满足于高性能的实时图像处理系统要求。此外，系统采用了FPGA设计方案，集成度高、设计灵活，而且用户可根据自己的需求进行系统重构，方便快捷，具有较高的应用价值。

　　 1、引言 　　视频图像采集是视频信号处理系统的前端部分，正在向高速、高分辨率、高集成化、高可靠性方向发展。图像采集系统在当今工业、军事、医学各个领域都有着极其广泛的应用，如使用在远程监控、安防、远程抄表、可视电话、工业控制、图像模式识别、医疗器械等各个领域都有着广泛的应用 。本文介绍了一种基于FPGA的图像采集系统，用户可以根据需要对FPGA 内部的逻辑模块和I/O模块重新配置,以实现系统的重构 ；而且采用这种设计方案 ,便于及时地发现设计中的错误,能够有效地缩短研发时间，提高工作效率。 　　 2、系统的总体框架和工作原理 　　整个系统主要分为四个模块：视频解码模块、视频编码模块、存储器模块和FPGA核心控制模块，系统总体框架如图1所示。 图1 系统的总体框图 　　其中FPGA实现的主要功能有：视频编解码器件的初始化，视频图像的采集存储以及将采集的图像数据通过视频编码芯片送到监视器上显示。 　　系统的工作原理为：系统上电后，FPGA通过FLASH中的程序对完成视频解码和编码芯片的初始化配置；在接到视频AD转换的中断信号后，FPGA将转换的数字图像数据传送到SRAM保存；一帧图像转换结束后FPGA再将SRAM中的数字图像传递给视频编码芯片以便在监视器上显示，同时开始控制下一帧图像的采集。 　　 3、硬件电路设计 　　3.1 AD和DA转换模块 　　本系统采用的视频编解码芯片是ADV7181和ADV7177，下面分别介绍AD和DA转换器件的硬件电路设计。 　　 3.1.1 AD转换模块 　　ADV7181系统是AD公司推出的一款视频解码芯片 ，它具有如下特点： I2C总线接口，6通道模拟视频输入，支持NTSC、PAL、SECAM视频制式，支持多种模拟输入格式和多种数字输出格式。 　　本系统中选用其中的通道1作为PAL制CVBS视频输入，数据输出可根据需要采用8位或16位的格式输出。ADV7181与FPGA的接口电路如图2所示。 图2 ADV7181与FPGA的接口电路 　　系统上电后通过FPGA的I2C模块完成对ADV7181的初始化配置，其中ADC_SCLK、ADC_SDATA分别为I2C总线的时钟线和数据线。ADV7181正常工作后分别输出水平同步信号ADV_HS、垂直同步信号ADV_VS、 场同步信号ADV_FIELD、中断信号ADC_/INTRQ、ADC_LLC同步信号和图像数据信号ADC_DATA(8位或16位可配置输出)，另外ADC_/PWRDN信号控制ADV7181是否工作于省电模式。用户可以根据需要选择水平、垂直和场同步信号（CCIR-601格式）或ADC¬_LLC信号（CCIR-656格式）来实现系统与视频输入的同步，并利用这些同步信号控制对转换完成的视频数据的写存储器操作。 　　 3.1.2 DA转换模块 　　DA转换采用的是AD公司的ADV7177 ，它具有如下特点：I2C接口，3路模拟视频输出，支持多种数字输入格式和多种模拟输出格式，用户可根据需要选择使用。它的电路设计与ADV7181类似，ADV7177与FPGA的接口电路如图3所示。 图3 ADV7177与FPGA的接口电路 　　其中DAC_DATA为输入数字视频信号，DAC_/HSYNC、DAC_/VSYNC分别为水平和垂直同步信号，DAC_CLOCK2为ADV7177输出的27M或13.5M同步时钟( 与寄存器的配置数据有关)，DAC_SCLK、DAC_SDATA为ADV7177的I2C配置总线。 　　 3.2 FPGA核心控制模块 　　FPGA核心控制模块采用的是ALTERA公司Cyclone II系列的EP2C20 ，它具有较高的性价比：EP2C20最多用户管脚数为315，四个PLL，26个嵌入式18*18乘法器，52个M4K RAM块，186752个逻辑单元；共分8个I/O Bank，每个Bank可以根据需要配置为1.2V或3.3V的I/O电平，方便与外围电路连接。考虑到系统的实际需求，在该系统中采用具有240个引脚PQFP封装的EP2C20Q240。 　　在该系统中，FPGA主要完成对视频AD、DA的初始化配置和存储器的读写控制，它通过AD的中断信号完成对视频数据的采集，并将采集的数据放到存储模块中，当采集完一帧后将数据传递给视频编码芯片并在监视器上显示同时开始采集下一帧图像。 　　在本系统中FPGA采用了JTAG和AS两种配置模式，具体的设计可参考ALTERA数据手册 。 　　 3.3 存储器及其他模块 　　由于FPGA芯片内部的RAM资源有限，不能存储过多的视频数据并对其进行处理，因此在本系统设计中，外加了两片SRAM芯片来辅助FPGA进行视频信号采集。两片SRAM可以进行16位的数据存储，这样ADV7181和ADV7177可以根据需要配置为8位或16位数据的工作模式，提高了系统的灵活性。 　　本系统设计中采用的SRAM芯片是美国IDT公司生产的IDT71V424 ，它是采用高性能与可靠性的CMOS工艺生产的高速静态存储器，其单片存储容量为512K*8Bit，具有高速的访问时间，10或12ns。其内部完全由静态异步电路构成，无需输入时钟信号，也不必对芯片进行刷新，即可直接对无用数据进行覆盖。 　　在实际的设计中为了保证控制信号的有效性，3条控制线SRAM_/WE、SRAM_/OE, SRAM_/CS分别加了一个4.7K的上拉电阻后才与FPGA芯片连接。具体电路如图4所示： 图4 SRAM与FPGA的接口电路 　　此外，为了减少模拟与数字系统之间的相互干扰，电源模块采用的是数字电源和模拟电源分开设计最后一点共地的设计方案。主要采用了TI公司的TPS54612、TPS64616分别提供FPGA 1.2V核心电压和3.3V IO电压；模拟1.8V和3.3V采用的是AMS1117系列的电源芯片。 　　 4、系统软件设计 　　本系统软件是在Quartus II 环境下采用Verilog语言开发完成的。主要包括：1、AD和DA芯片的初始化配置，2、视频图像的采集，3、视频图像的存储与DA转换。 　　 4.1 I2C配置模块 　　系统上电后，分别将AD和DA芯片复位，因此需要对它们进行初始化配置。程序将寄存器初始值事先存储在数组中，设置控制寄存器时，FPGA通过I2C总线按照AD或DA的配置地址、控制寄存器地址、寄存器值的顺序依次写入数据，完成对AD和DA的初始化。I2C的配置模块的流程 如图5所示。 图5 I2C配置的流程图 　　 4.2 视频图像的采集模块 　　在本系统中，ADV7181芯片输出8位为CCIR-656格式(也可根据需要配置为16位输出)，它的有效分辨率为720*576,隔行扫描。它输出的数字视频数据格式如表1所示。 表1 ADV7181输出的数字视频格式表 　　在实际的逻辑设计中，主要的任务就是对CCIR-656格式的行起始标志码和行结束标志码的判别与检测。具体的设计如下：在27MHz像素时钟信号ADC_LLC的同步控制下，8位的数字视频数据由ADV7181芯片不断地输入到FPGA芯片，FPGA首先检测“FF 00 00”这三个字节，对于这三个字节的检测只需要设计一个简单的有限状态机即可实现。检测到上述的三个字节之后，FPGA接着检测紧随这三个字节之后的那个未知字节，如果未知字节第4位的值为0，则说明它是SAV字节，如果为1，则说明它是EAV字节。表2为SAV和EAV的数据格式。 表2 SAV和EAV的数据格式表 　　有了以上的分析可得到如图6所示的有效视频数据的采集流程 图。 图6 有效视频的采集流程 　　文中按照上述流程设计完成了图像采集程序，图7为利用Quartus II自带的逻辑分析仪工具得到的采集图像数据波形图，其中逻辑分析仪的采样时钟为27M的ADC_LLC信号，data_in为图像数据，ad_hs为水平同步信号。 图7 FPGA采集得到的图像数据信号 　　 4.3 视频图像存储模块和DA转换模块 　　由于FPGA内的RAM资源有限，并为了以后扩展方便系统外加了两片512K*8的SRAM存储器缓存采集的视频数据。当一帧图像采集完成后，FPGA将SRAM中的数据写入DA转换芯片，同时开始下一帧的采集。在本系统中视频编码芯片接收标准的8位CCIR-656数据，输出为CVBS复合视频信号。ADV7177的初始化配置和工作过程与ADV7181类似，这里不再赘述。 　　 5、实验结果 　　按照以上设计方案，完成了系统的硬件设计和软件调试，图8为系统采集得到的在监视器上显示的一幅视频图像,其中ADV7181采用的是8位CCIR-656输出格式，ADV7177的输出格式为CVBS视频信号。 图8 系统采集的一幅视频图像 　　 6、结论 　　实验结果表明，本系统工作稳定可靠，可满足于高性能的实时图像处理系统要求。此外，系统采用了FPGA设计方案，集成度高、设计灵活，而且用户可根据自己的需求进行系统重构，方便快捷，具有较高的应用价值。

  提出了一种基于硬件协议栈芯片W5100的远程图像采集传输系统.该系统使用STM32微控制器实现图像数据的采集与图像预处理,再利用W5100完备的以太网协议与灵活高速的传输能力,完成向远程终端的图像数据传输.详情请参考http://d.wanfangdata.com.cn/periodical_dzjsyy200903041.aspx   作者是来自于电子科技大学光电信息学院的王炳义，刘爽，张伟，朱琳，发表于电子技术应用，2009年第三期。   更多有关W5100的博文请看这里： 全硬件TCP/IP嵌入式以太网控制器——W5100E01-AVRhttp://blog.iwiznet.cn/?p=432 Arduino网络扩展板方案剖析http://blog.iwiznet.cn/?p=239 WIZnet员工Richard培训笔记: WIZnet核心技术和产品对比http://blog.iwiznet.cn/?p=29   也可进入我们的官方网站或博客查看更多。 如果您对WIZnet的产品或是技术感兴趣，请随时与我们联系。 可以直接留言或登录WIZnet官方网站：http://www.iwiznet.cn 公司微博是： http://weibo.com/wiznet2012 公司博客是：http://blog.iwiznet.cn/

        高质量的芯片图像是进行芯片分析的基础，随着芯片特征尺寸减小、规模增大、金属层数增多，芯片反向分析时对于芯片图像的完整性和清晰度的要求也越来越高。         芯片图像库的建立是一个较为复杂的过程，其核心步骤是同层图像拼接和邻层图像对准。在一定放大倍数下进行显微图像采集时，每幅图像均对应一个特定的芯片区域，对解剖后某层次芯片进行显微图像采集后，通常可以得到一个若干行列的图像阵列，将图像阵列进行同层图像拼接，就可以形成该层次的整层图像。按照芯片版图的对应关系，可以进一步将任意两个相邻层次的的整层图像进行邻层图像对准，经过上述操作，就可以得到完整的芯片图像数据库。        在具体进行图像拼接前，还需要对拍摄后的所有单幅芯片图像进行一系列图像预处理，这些预处理包括图像变形纠正、图像倾角纠正、图像翻转、图像色彩和亮度调整等。        芯片显微图像采集系统通常包括显微镜、摄像头、步进平台和计算机等四个部分。       显微镜是芯片显微图像采集系统的核心，其成像品质决定了整个系统的品质。常见的用于芯片图像采集的显微镜有光学显微镜、紫外（深紫外）显微镜和扫描电子显微镜。 11.jpg         光学显微镜的品牌很多，在半导体领域中主要使用的显微镜有蔡司、莱卡、尼康和奥林巴斯等品牌。光学显微镜是利用可见光进行拍摄的，其理论分辨率极限为0.20~0.30um，实际应用中，较好的光学显微镜系统能够清楚观察并拍摄的最小分辨率约为0.25um左右。        紫外（UV）或深紫外（DUV）显微镜比可见光显微镜的分辨率要高一些，其理论分辨率极限约为97nm，实际应用中，UV（DUV）显微镜通常应用于0.13um以上工艺芯片的拍摄。UV（DUV）可以与光学显微镜集成在一起，共用一个显微镜机架和透镜系统，它只是比光学显微镜多一个激光发射源、一个UV（DUV）物镜和UV（DUV）摄像头。        扫描电子显微镜有二次电子和背散射电子两种成像方式。扫描电子显微镜的极限分辨率是0.2nm，实际应用中主要用来观察和拍摄10nm以上的物体，更小尺寸的物体通常使用投射电子显微镜（TEM）来检测。由于目前最先进芯片生产线的特征工艺为32nm，因此对于芯片图像拍摄而言扫描电子显微镜的分辨率已经足够了。 12.jpg         扫描电子显微镜是以电子扫描的方式成像的，一幅图像是由电子从上往下逐行扫描而成，与光学成像相比，这种成像方式非常耗时，通常采集一幅图像需要20~120秒。另外在扫描过程中，由于电压的变动或样片导电性不均匀的影响，图像会产生较大的变形，从而给后续图像处理（尤其是图像对准环节）带来很**烦。         下表对比显示了上述三种显微镜的各项性能指标。 系统类型   入射源  理论分辨率   拍摄尺寸  采集速度    图像变形度   图像颜色       光学显微镜    可见光    200nm    250nm   10~20幅/分钟    很小   彩色          紫外显微镜   紫外线    97nm    130~250nm   10~20幅/分钟   很小   黑白        扫描电子显微镜  电子    0.2nm    10nm   1~3幅/分钟   较大   黑白         显微镜的放大倍率与景深成反比例关系。放大倍率越大，景深就越浅，聚焦也就越困难。扫描电子显微镜的物镜（末级透镜）采用小孔视角、长焦距的设计方式，其景深比一般的光学显微镜大100~500倍。因此，扫描电子显微镜的聚焦相对比较容易。在芯片大规模拍摄时，光学显微镜的景深太浅，需要不断地进行手动聚焦；而扫描电子显微镜能够在不调焦距的情况下实现连续拍摄，基本实现全自动化。         单幅图像所对应的芯片面积与放大倍数的平方成反比关系。例如500倍照片所对应的芯片面积是1000倍照片的4倍。在不考虑相邻单幅图像重叠量的情况下，芯片拍摄张数等于芯片的拍摄面积除以单幅图像所对应的芯片面积，因此芯片图像拍摄量与拍摄倍率的平方成正比。例如放大倍率由500倍提高到1000倍时，对于相同的芯片面积，图像拍摄量就会增加到4倍。