标签: ENOB

您可能知道，有效位数 (ENOB) 和有效分辨率都是与 ADC 分辨率有关的参数。理解它们的区别并确定哪个更具相关性，是令 ADC 用户与应用工程师等极为困惑的问题，经常因此发生争论。 您认为哪个更重要？ ADC 的分辨率位数 (N) 可决定 ADC 的动态范围 (DR)，其代表 ADC 可测量的输入信号等级范围，通常以 为单位。DR 可定义为： 请注意，由于信号在给定时间视窗内的 RMS 幅值取决于信号幅值在该时间视窗内如何变化，因此 ADC 的 DR 变化取决于输入信号特征。对于其满量程范围 (FSR) 内的恒定 DC 输入而言，理想的 N 位 ADC 可分别测量 FSR 和 FSR/2N 的最大及最小 RMS 幅值。因此，ADC 的 DR 为： 同理，对于幅值随 ADC FSR 变化而变化的正弦波信号输入而言，理想的 N 位 ADC 可测量 (FSR/2)/√2 的最大 RMS 幅值。正弦波输入信号的最小可测量 RMS 幅值受量化误差的限制，其近似于幅值为半个 LSB 或 FSR/2N+1 的锯齿波。幅值 A 的锯齿波 RMS 幅值为 A/√3。因此，正弦波输入信号的理想 ADC 的 DR 是： 真正的 ADC 具有可降低 DR 的误差。事实上，根据输入信号特征的不同，在输入信号接近其最小值时，ADC 输出有不同类型的误差占主导地位。 对于恒定 DC 输入而言，ADC 的输出误差主要取决于所谓的“过渡”噪声，其包含 ADC、ADC 驱动器以及电源等组件的固有宽带散热噪声。如果 ADC 不存在较大的线性 (DNL) 问题，过渡噪声可在 ADC 输出端产生一个近似高斯代码分布。 图 1：恒定 DC 输入的 ADC 输出代码直方图 本直方图的一个标准偏差 (σ HISTO ) 相当于过渡噪声的 RMS 值。在 σ HISTO 1 LSB 时，ADC 的 DC DR 就会减小至： 将 (2) 和 (4) 组合起来，可重新计算出降低的分辨率或有效分辨率： 同理，对于时间变化的输入而言，ADC 的输出包含动态误差（即量化噪声与失真）以及可降低 DR 的过渡噪声。改变后的 DR 通常被称为 SINAD，重新计算的 ADC 分辨率被称为 ENOB。因此： 总之，给定 ADC 可能具有不同的 DR 和分辨率，主要取决于输入是 AC 还是 DC 信号。因此，ADC 分辨率有单独的衡量指标，其对应于不同的输入条件，即 ENOB 对应于 AC 输入，有效分辨率对应于 DC 输入。确定哪种更适合自然取决于您的应用。

在消费、医疗、汽车甚至工业领域，越来越多的电子产品利用高速信号技术来进行数据和语音通信、音频和成像应用。尽管这些应用类别处理的信号具有不同带宽，且相应使用不同的转换器架构，但比较候选ADC（模数转换器）及评估具体实施性能时，这些应用具有某些共同特性。具体而言，从事这些不同应用类别的设计师需要考虑许多常见的转换器交流性能特征，这些特征可能决定系统的性能限制。 量化 所有ADC 接收在时间和幅度上连续的输入信号，并输出量化的离散时间样本。ADC 的双重功能（量化和采样）提供从模拟到数字信号域的有效转换，但每种功能对转换器交流性能均有影响。 由于数字转换器用于分析连续输入信号的代码数量有限，其输出会在锯齿波形上产生误差函数。锯齿边沿对应于ADC 的码字跃迁。 为了测量量化误差的最佳情况下的噪声作用，假设将满量程正弦波输入完美数字转换器： 其中q 是LSB 的大小，N 是位数。该波形的均方根幅度即为幅度除以2 的平方根。 均方根量化噪声为 均方根满量程信号与均方根量化噪声之比为ADC 提供了理想SNR，可用分贝表示： （公式1） 请记住，该公式给出的是N 位转换器的理论限制。真实量化器无法达到这一性能水平，同时真实转换器还有其他噪声源，但这一数字可以作为判断候选ADC 的参考。 采样 在采样器特性中，最为人熟悉的是在大于采样速率一半的频率(f s /2)下混叠信号能量的特性。这一半采样速率限制称为奈奎斯特频率，用于将频谱分割为大小相等的区段，即奈奎斯特区。第一奈奎斯特区范围从DC 至f s /2。第二奈奎斯特区占据f s /2 至f s 之间的频谱，依此类推。 现实中，采样器混叠所有奈奎斯特区上的信号。例如，频率f a 下的基带信号镜像呈现为f s ± f a 、2f s ± f a ，依此类推（图1a）。同样，出现在采样频率附近的信号将向下混叠至第一奈奎斯特区。该信号的镜像也将出现在第三及第四奈奎斯特区内（图1b）。因此输入信号能量不在所需奈奎斯特区内的采样器在混叠作用下将产生该信号在所需奎斯特区内的镜像。 显示为f a （图1b）的带外信号能量不一定来自预期信号源。相反，该能量可能源自噪声源、带外干扰源或采用预期输入信号工作的电路元件产生的失真积。当为您的应用决定必要的失真性能时，这是一项重要的考虑因素。 图1：采样器导致基带信号f a 的镜像）与采样频率f s 及其谐波(A)出现偏移。频谱偏移等于±f a 。出现在采样速率附近的信号、噪声和干扰频谱向下混叠至基带(B)内。镜像也将出现在较高奈奎斯特区内。 通过在信号链内采样器输入之前加入基带抗混叠滤波器，可以减小采样器可用的带外信号能量。虽然理论上可以仅在需要数字化的最高频率到达两倍时采样，模拟域内不存在所谓的砖墙式滤波器，即零过渡带的滤波器。过采样，即在大于2fs 的频率下采样，为抗混叠滤波器过渡带提供一些频谱空间。 如果ADC 量化噪声与交流输入信号无关，则噪声分布于第一奈奎斯特区中。在这种情况下，过采样还会通过加宽奈奎斯特区减少有效量化噪声，从而在采样速率每次加倍时将SNR（信噪比）增加3 dB。这相当于具有固定通带的抗混叠滤波器。如果进行充分过采样，抗混叠滤波器可削弱带外信号成分，使其混叠镜像保持在本底噪声以下。 应注意，如果输入信号锁定在采样频率的整数约数处，量化噪声将不再表现为奈奎斯特区中的均匀能量分布。这种情况下，量化噪声将表现为关于信号谐波的群集。为此，在选择采样速率时，应仔细考虑应用信号的频谱特性。 SINAD 和ENOB 如果失真积和带外频谱成分混叠无法保持在本底噪声以下，则会形成SINAD（信号-噪声和失真比）。转换器在输入信号额定条件下将以dB 表示SINAD。转换器ENOB（有效位数）可能是ADC 最常提到的交流规格，它便是以位而非dB表示的SINAD： （公式2） 如果失真积和混叠信号能量保持在本底噪声以下，则SINAD= SNR。在此情况下，公式2 只是公式1 对N 求解的调整形式。更常见的情况是SINAD SNR。由于转换器SINAD 取决于工作和信号条件，目标应用可实现的SINAD（以及相应的ENOB）取决于如何驱动ADC。 尽管ENOB 常被提及，但它不足以描述高速转换器的性能。众所周知高速转换器拥有多个参数，单个数字不可能囊括整张规格表的描述内容。只要不过度依赖ENOB 的重要性，该数字是比较候选转换器的合理起点。 SINAD 对频率特性曲线更有价值，许多高速转换器会将其呈现在数据手册内（图2）。该曲线至少让您可以针对应用所需频率鉴别典型性能，而不局限于转换器制造商为数据手册规格表选定的频率点。 图2：虽然ENOB 提供了候选高速ADC 间的有用（尽管较粗略）对比，实际上描述SINAD 相对频率的特性曲线才能更深入地了解转换器性能。 孔径抖动噪声 得出上述公式1 的量化噪声讨论是以理想数字转换器为前提，其中假设了无噪声信号和时钟源。在真实电路中，信号到达ADC 输入端时，已经含有先前信号处理阶段带来的噪声和失真积。噪声成分通常与量化噪声无关，因此会加入平方根之和： 其中e n(i) 是来自起作用源的噪声，作用源处于由m 个不相关源组成的系统内。 起作用噪声源之一来自采样时钟边沿时序的不确定性，产生孔径抖动噪声。可以说，该噪声得出采样器正在针对移动目标捕捉交流信号的事实。采样边沿时序的变化导致采样器捕捉幅度的统计分布，即噪声（图3）。信号频率越高，信号斜率或压摆率越大，因此边沿时序既定变化导致的幅度误差越大。这样，既定孔径抖动量的效果便取决于信号频率。 图3：孔径抖动（采样时间上的不确定性）产生噪声幅度，由于抖动时间内的信号压摆，该幅度取决于信号频率。 由孔径抖动引起的SNR 为 （公式3） 其中f 是信号频率，t j 是均方根孔径抖动。通常在挑选ADC时，问题在于目标应用在既定频率信号的SNR 要求下可以容忍的最大幅度抖动。整理公式3 得出 （公式4） 请注意，除了转换器内的抖动源外，您的应用电路内也有抖动源。因此，电路实现的净性能与转换器选择和设计其他方面（通常是时钟产生电路和电路板布局）的品质都有关系。 为了解抖动影响既定ENOB 最大信号频率的程度，可分别来看1 ps 和2 ps 抖动噪声远超其他性能限制参数的两个系统。整理公式4，我们可以针对既定抖动计算产生指定ENOB（或SNR）的最大信号频率。 表1. 对比抖动时间相差两倍的系统 失真积 信号链内的非线性造成了许多失真积，通常是HD2（第二谐波失真）、HD3（第三谐波失真）、IMD2（二阶交调失真）和IMD3（三阶交调失真）。线性电路内的失真倾向于随信号接近有源元件线性工作范围的极限而逐渐增加。在代码空间突然结束的ADC 内则不是这样。 因此，重要的是输入跨度内有足够的范围容纳您要进行低失真量化的预期输入幅度，特别是在处理复杂宽带信号时。最终，选择标称输入幅度是为了平衡信号跨度余量，避免限制优化SNR 的需要。 顾名思义，谐波失真会产生数倍于信号频率的信号伪像。相比之下，交调失真源自包含两个或两个以上频率信号（事实上是任何复杂波形）的信号处理非线性，从而产生输入频率之和或差。 在窄带应用中，严格调谐的抗混叠滤波器可削弱某些谐波失真积，甚至IMD2 的加性分量（图4）。另一方面，出现在2f 2 - f 1 和2f 1 - f 2 的IMD3 减性分量由于可出现在信号频谱内而较为不利。 图4：5 MHz 和6 MHz 双音输入信号说明了HD2（10 MHz 和12 MHz 下）、HD3（15 MHz 和18 MHz 下）、IMD（1 MHz和11 MHz 下）和IMD3（4 MHz 和7 Mhz 下）。其中，IMD3 积由于接近源信号，最难通过抗混叠滤波器削弱。 无杂散动态范围(SFDR) SFDR（无杂散动态范围）衡量的只是相对于转换器满量程范围(dBFS)或输入信号电平(dBc)的最差频谱伪像。比较ADC时，请务必确定两种基准电平以及工作和信号条件。在数据手册规格间直接进行比较需要基准和信号相匹配（图5）。 图5：转换器制造商可以就转换器满量程(dBFS)或具体输入信号幅度(dBc)规定SFDR 性能。在进行数值对比前，请确保候选转换器是以相似方式进行性能规定的。 虽然SFDR 表现为转换器规格表内的数值，该测量值本身只是采样速率、信号幅度、信号频率和共模工作点的参数。只有考察候选转换器的特性曲线，才能深入了解转换器在近似于目标应用的工作和信号条件下的性能。

ADC的一个重要趋势是转向更高的分辨率。这一趋势影响着一系列的应用，包括工厂自动化、温度检测，以及数据采集。对更高分辨率的需求使设计者们从传统的12位SAR(逐次逼近寄存器)ADC，转向分辨率达24位的Δ-Σ ADC。所有ADC都有某种程度的噪声，包括输入相关噪声以及量化噪声，前者是ADC本身固有的噪声，后者则是在ADC转换时出现的噪声。噪声、ENOB(有效位数)、有效分辨率、无噪声分辨率等指标基本上定义了一款ADC的精度。 因此，了解有关噪声的性能指标要比从SAR转向Δ-Σ ADC更加困难。鉴于当前对更高分辨率的需求，设计者必须更好地了解ADC噪声、ENOB、有效分辨率，以及信噪比。 更高分辨率 过去，一只12位SAR ADC通常就足以测量各种信号与电压输入。如果某个应用需要更精细的测量，设计者可以在ADC前加一个增益级或PGA(可编程增益放大器)。对于16位设计，设计者的选择仍然主要是SARADC，但也包含了某些Δ-Σ ADC。但对16位以上的设计，Δ-Σ ADC正在变得更加适用。SAR ADC现在有18位的极限，而Δ-Σ ADC正将自己的空间扩充到18位、20位和24位。ADC的价格在过去10年有不小的下降，使用也变得更简单，获得了更广泛的理解。 有效分辨率 下式定义了有效分辨率的位数： 有效分辨率=log2(满量程输入电压范围/ADC-rms噪声)，或更简单地，有效分辨率=log2(VIN/VRMSNOISE)。不要将有效分辨率与ENOB相混淆。测量ENOB的最常用方法是对ADC的一个正弦波输入做快速傅里叶变换分析。IEEE标准1057将 有效分辨率与无噪声分辨率测量的是ADC在基础dc的噪声性能，它不是频谱失真中的因素，包括总谐波失真和无寄生动态范围。一旦知道了ADC的噪声与输入范围，对有效分辨率和无噪声分辨率的计算就变得简单了。 ADC的输入电压范围取决于基准电压。如果ADC包含有一个PGA，则还要把PGA考虑到电压范围内。有些Δ-Σ ADC包括了用于提高小信号增益的PGA。带PGA的最新ADC通常都标示噪声小于100nV rms。虽然这个噪声数字看似比老款ADC有吸引力，但它通常采用的是一个小输入范围，根据基准电压，小的输入范围才能最终放大以适配一个较宽的ADC有效范围。因此，这些ADC的有效分辨率与无噪声分辨率可能弱于那些不带PGA的ADC。 无噪声分辨率 无噪声分辨率采用的是峰峰电压噪声，而不是rms噪声。下式定义了无噪声分辨率的位数：无噪声分辨率=log2(满量程输入电压范围/ADC的峰峰噪声)。无噪声分辨率=log2(VIN/V-p-p噪声)。可以用实验室中的5位半或6位半数字万用表来看待无噪声或无闪烁分辨率。如果显示的最后一位数稳定且不闪烁，则数据输出字就高于系统的噪声水平。以6.6的波峰因数为例，峰峰噪声是rms噪声的6.6倍。因此，有效分辨率要比无噪声分辨率高2.7位。采用相同的噪声与基准值，无噪声分辨率为18.9位。 无噪声计数 无噪声计数是精密系统用于评估ADC性能的另一个指标，尤其是在称重天平等应用中，它可能需要50000个无噪声计数。这个值的计算方法是将无噪声分辨率转换为2N因数的计数。例如，采用式210，一个理想10位ADC有1024个无噪声计数。一个理想的12位 ADC有4096个无噪声计数。同样，采用相同的无噪声分辨率值，该例可得218.9，合489178个无噪声计数。 《电子设计技术》网站版权所有，谢绝转载 Δ-ΣADC的过采样 Δ-Σ ADC采用一种过采样结构，这意味着ADC的内部振荡器/时钟频率高于输出数据(或吞吐量)速率。有些Δ-Σ ADC可以改变输出数据的速率，使设计者能够优化采样，在最差噪声情况下获得较高速度，或用更多的过滤和噪声整形(将噪声推入测量区以外的频段)而获得较低速度和更好的噪声性能。很多新的Δ-Σ ADC都以表格形式提供有效分辨率和无噪声分辨率值，从而易于比较权衡。 表1给出了一个ADC的例子，包括双极模式和单极输入模式下的数据速率、噪声、无噪声分辨率，以及有效分辨率。24位的MAX11200 ADC既可以测双极输入，也可以测单极输入。它的工作电压为2.7V~3.6V，基准电压最高可以偏置到电源电压。双极值基于±3.6V的最大输入范围，而单极测量则基于0V~3.6V的输入范围。 设计者可以通过软件，对MAX11200内部振荡器编程，在较低的数据速率设置下为60Hz抑制的2.4576MHz，或在较低数据速率下50Hz抑制的2.048MHz。无论哪种数据速率，ADC噪声都相同。因此，获得的无噪声分辨率与有效分辨率值都是一样的。你可以为一个55Hz陷波滤波器采用外接振荡器，可同时在50Hz与60Hz获得好的抑制效果。 有效的双极分辨率最大为24位，因为输出的数据字长为24位。在三个最低的数据速率设置下，ADC的噪声水平足够的低，如果ADC要在串行接口上输出24位以上数据，则有效分辨率优于24位。除非有数据输出字的限制，否则有效分辨率总是比无噪声分辨率好2.7 位。噪声整形使Δ-Σ ADC能够实现低噪声与高精度。 《电子设计技术》网站版权所有，谢绝转载 噪声整形、过滤 图1是一个标准ADC的量化噪声，图2详细描述了一只ADC，包括过采样、数字滤波器，以及抽取。大多数采用过采样的ADC核心是Δ-Σ单元。N倍过采样会在较宽的频带上散播噪声，而数字滤波器可消除大部分噪声。图3详解了一个Δ-Σ调制器，它在图2的相同块中增加了噪声整形。将噪声推至不对称的较高频率，可使噪声位于最低频带。这种技术使Δ-Σ ADC制造商能够实现优于1μV rms的噪声值。 图1，一个标准ADC的噪声性能弱于Δ-Σ ADC器件。 图2，一个采用N倍过采样、数字滤波器和抽取的ADC改进了噪声性能。 图3，在一个采用N倍过采样、噪声整形、数字滤波器、抽取的ADC中，ADC输入频带内的噪声(黄色)大大降低。 有了过采样能力和固有的低噪声，Δ-Σ ADC成为需要较高分辨率的系统的最佳设计选择。随着设计者必须处理的信号越来越小，选择正确ADC的关键就变为要准确地理解ADC噪声、有效分辨率、ENOB，以及无噪声分辨率。 《电子设计技术》网站版权所有，谢绝转载