标签: openrisc-1200，指令集

  可以参考： 《 步步惊芯 -- 软核处理器内部设计分析 》 《 CPU 源代码分析与芯片设计及 Linux 移植》                                                              第一章   简介 本文档的目的是对 OpenRISC 1200 的设计进行说明。本说明书定义的已经实现具体变量并不在通用架构说明书中出现。这包括数据和指令缓存类型和大小，指令 MMU （虚拟内存）的类型和大小，中断控制器、异常单元的实现及其他附属单元。 本文档不包括通用架构的主题诸如指令集，存储器寻址方式及其它架构的定义。其它详细的内容可以参考 OpenRisc 1000 手册。                                                       OpenRisc 家族 OpenRisc 1000 是开源 RISC 处理器架构家族中的一员，作为架构，它可以进行单芯片或者系统实现，可以应用于不同价格和性能需求的项目中。它采用 32/64 位存取 RISC 架构，着重点在于高性能、低功耗、可扩展性和通用性。 OpenRisc 1000 架构目标是中高端网络、嵌入式、自控及便携式 computer 市场。 所有的 OpenRisc 实现，第一个数字是 1 的都隶属于 OpenRisc 1000 家族，第二个数字表示 OpenRisc 1000 架构实现的特点及他用何种方式实现的。最后两个数字表示在实际应用之前该实现是如何进行配置的。 OpenRisc 1200 OpenRisc 1200 是 32 位的标量采用哈弗结构的 RISC ，采用 5 级流水线，支持虚拟内存（ MMU ）和 DSP 功能。默认情况下，它是 1-way direct-mapped 8KB data cache 及 1-way direct-mapped 8KBinstruction cache, each with 16-byte line size ，且 cache 是物理标记的。默认情况下， MMU 是被实现的，由 64-entry hash based 1-way direct-mpped data TLB and 64-entry hash based 1-way direct-mapped instruction TLB. 构成。其它还包括支持实时调试的调试单元、高精度的定时器、可编程中断控制器、功耗管理单元等。 OR1200 在使用 0.18um 及 6 层金属工艺时， 主频 可以运行在 300MHz ，可以提供 300Dhrystone 、 2.1MIPS 和 300 次的 32x32 DSP 乘加操作，比其它同类产品高出 20% 的性能，默认配置下进行流片时约有 100 万个晶体管。 OpenRisc 1200 主打嵌入式、网络及便携式设备，比起其它同类 32 标量处理器产品具有很强的竞争力，能够很好的运行于现在的操作系统中，竞争对手可以包括 ARM10 ， ARC 及 Tensilica RISC 处理器。 主要特点 下面给出了 OpenRisc 1200IP 核的主要特点： 用户可以自行配置 IP 核的一些参数 使用 0.18um 及 6 层金属工艺时， 主频 可以运行在 300MHz ，可以提供 300Dhrystone 、 2.1MIPS 高性能的 cache 和 MMU 子系统 采用 Wishbone 总线结构，可以方便的进行片上系统设计