标签: THD

THD%,就是新增加总谐波成份的均方根，与原来信号有效值的百分比。 某次谐波的方均根值与基波均方根值的比例，称为该次谐波的谐波含量。 通常用dBc(相对于载波的分贝数)来表示， 信号均方根值与相关谐波的均方根值之比，就是谐波失真值。 通常用接近满量程的输入信号(一般比满量程低0.5 - 1 dB以防止箝位)来规定， 但也可以用任何电平来规定。 示波器测量远低于满量程的信号时候梳理转换器的微分架构出现非线性情况，引起”失真积“ 有些资料也叫做，非直接谐波。 当然，2206A以上型号，可以通过内置DC offset 功能，解决该问题。 英国pico示波器灵活且精密的控制了ADC。 THD的测量依赖示波器的动态特性，且最好接近满量程。 你没pico，我想你需要自己解决相关问题。 用picoscope去测某系统总谐波失真加噪声 (THD+N) 其实体现的是基波信号的均方根值与其谐波加上所有噪声成分(交流)的和方根的平均值之比。 要说明噪声测量的带宽。例"...at 100khz"  

　　现代通信系统创新设计主要表现在直接变频和高中频架构，全数字接收机的设计目标要求模数转换器(ADC)以更高的采样率提供更高的分辨率(扩大系统的动态范围)。在新兴的3G和4G数字无线通信系统中，无杂散动态范围(SFDR)和线性度都需要高性能的ADC来保证。幸运的是，在接收信号链路中，ADC的前级增益电路—缓冲放大器的性能在最近几年得到了极大提高，有助于ADC确保满足现代无线通信系统的带宽和失真要求。但是，缓冲放大器和ADC之间的匹配要求非常严格，深刻理解缓冲放大器对ADC性能指标的影响非常重要。 　　长期以来，得到无线通信系统设计工程师认可的理想数字接收机的信号链路是：天线、滤波器、低噪声放大器(LNA)、ADC、数字解调和信号处理电路。虽然实现这个理想的数字接收机架构还要若干年的时间，但用于射频前端的ADC的性能越来越高，通信接收机正逐渐消除频率变换电路。从发展趋势看，接收机的一些中间处理级会被逐步消除掉，但ADC前端的缓冲放大级却是接收机中相当重要的环节，它是保证ADC达到预期指标的关键。信号链路的缓冲放大器是包括混频器、滤波器及其它放大器的功能模块的一部分，它必须作为一个独立器件考察其噪声系数、增益和截点指标。给一个既定的ADC选择合适的缓冲放大器，可以在不牺牲总的无杂散动态范围的前提下改善接收机的灵敏度。 　　 定义动态范围 　　接收灵敏度是系统动态范围的一部分，它定义为能够使接收机成功恢复发射信息的最小接收信号电平，动态范围的上限是系统可以处理的最大信号，通常由三阶截点(IP3)决定，对应于接收机前端出现过载或饱和而进入限幅状态的工作点。当然，动态范围也需要折衷考虑，较高的灵敏度要求低噪声系数和高增益。然而，具有30dB或者更高增益、噪声系数低于2dB的LNA其三阶截点会受到限制，常常只有+10到+15dBm。由此可见，高灵敏度的放大器有可能在接收前端信号处理链路中成为阻塞强信号的瓶颈。在接收机的前端加入ADC后，对动态范围的折衷处理变得更加复杂。引入具有数字控制的新型线性放大器作为缓冲器，能够在扩展动态范围的同时提高接收机的整体性能。 　　为了理解缓冲放大器在高速ADC中的作用，我们需要了解一下每个部件的基本参数及其对接收机性能的影响。传统的接收机前端一般采用多级变频，将来自天线的高频信号解调到中频，然后再作进一步处理。通常，信号链路会将射频输入转换到第一中频的70MHz或140MHz，然后再转换到第二中频的10MHz，甚至进一步转换至第三中频的455kHz。这种多级变频的超外差接收机架构的应用仍然很广泛，但考虑到现代通信系统所面临的降低成本、缩小尺寸的压力，设计工程师不得不尽一切可能去除中间变频电路。长期以来，军品设计工程师也一直都在探索实现全数字化接收机的解决方案，用ADC直接数字化来自天线和滤波器组的射频信号。 　　近几年，ADC的性能指标得到了飞速提高，但还没有达到可以支持全数字化军用接收机的水平。尽管如此，商用接收机的设计已经从三级或更多级的变频架构简化到一次变频架构。减少频率变换级意味着ADC输入将是较高中频的信号，需要ADC和缓冲放大器具有更宽的频带。对ADC分辨率的要求取决于具体的接收机，对于一些军用设备，例如有源接收机，10位分辨率即可满足要求。对于当前和正在兴起的商用通信接收机，比如3G、4G蜂窝系统，为了降低经过复杂的相位和幅度调制的波形的量化误差，需要ADC具有更高的分辨率。对于多载波接收机，通常需要14位甚至更高的分辨率，同时也要足够的带宽来处理整个中频频带的信号。 　　如果一个接收机架构已具备高速、高分辨率ADC，那么关系到灵敏度和动态范围的其它关键参数是什么呢？ADC常用SFDR作为其关键指标，SFDR定义为输入信号的基波幅度与指定频谱内最大失真分量均方根的比。如输入电压幅度超出了所允许的最大值，采样输出波形将出现削波和失真。当输入信号低于推荐的最小输入值时，则不能有效利用ADC的分辨率，一个14位的ADC可能仅仅表现出了10位或12位器件的性能。 　　对于一个既定ADC，正弦波的最大输入电压(Vmax)可以由下式计算： 2Vmax = 2bQ 或 Vmax= 2b-1 Q 　　其中，b是ADC的分辨率，Q是每位量化电平的电压。 　　对应于最大电压的正弦波功率是： Pmax = V2max/2 = /2 = 22bQ2/8 　　最小电压是对应1 LSB的幅度，可以由下式计算： 2Vmin=Q 　　对应功率为： Pmin= V2min/2= Q2/8 　　动态范围(DR)可以简单地由下式计算： DR = Pmax/Pmin= 22b 　　或采用对数形式表示： DR = 20log(Pmax/Pmin) = 20blog(2) = 6b(dB) 　　或者每位6dB。 　　要得到一个ADC的SFDR，可以测量ADC的满量程正弦信号，利用一个高精度DAC和频谱分析仪测试ADC的输出，并且比较输出信号的最大基波成分与最大失真信号的电平。需要注意DAC的动态范围一定要远远高于ADC的动态范围，否则DAC的动态范围会制约ADC SFDR指标的测试。目前，高速ADC的SFDR指标可以达到80到90dBc，通过给ADC输入一个单音或双音信号可以测得该项指标。对于双音信号的性能分析，双音信号可以在共同中频中心频率两侧选择，频率间隔1MHz，比如对于140MHz的中频，双音频点选择为139.5MHz和140.5MHz。 　　包括ADC在内的接收灵敏度是噪声的函数，而噪声电平本身又是带宽的函数。降低噪声可以提高接收机的灵敏度。而有些噪声是不可避免的，如热噪声。ADC的背景噪声由热噪声和量化噪声决定，这些噪声限制了ADC的灵敏度。量化噪声本质上讲是模数转换器的LSB的不确定性。一般来说，ADC的背景噪声就是所允许的最低输入信号。作为接收机，不仅仅通过SFDR来表现ADC的特性，满量程噪声比和信噪比(SNR)也很重要，ADC的最大SNR是其分辨率的函数: SNR = (1.76 + 6.02b) dB 　　实际上，它是满量程模拟输入的均方根与量化噪声均方值的比。将ADC的采样速率增加一倍，噪声将分布到两倍于前期带宽的频段内，有效噪声系数会降低3dB。确定ADC的SNR的最好方法是用一个精确的接收机和经过校准的噪声源进行测量，测量须考虑时钟抖动和其它噪声源，从而获得实际的SNR值。 　　总谐波失真(THD)是在信号傅立叶频谱上的所有谐波的均方根之和，前三项谐波集中了绝大部分的信号能量，对于通信系统来说，THD通常比静态下的直流线性度更重要。大多数厂商给出的器件参数中包含了前4次，甚至前9次谐波的数据。 　　MAX12599是一款Maxim推出的新型ADC，它在单一芯片上集成了2路14位ADC，每路ADC的采样速率可以达到96Msps，可以采集中频和基带信号。这款双通道ADC具有内部采样/保持放大器和差分输入，对于175MHz的输入，它可以获得79.8dBc的SFDR、71.9dB的典型信噪比和70.9dB的信噪失真比(SINAD)(图1)，总谐波失真为-77.9dBc。这款ADC工作在3.3V，仅消耗980mW的模拟电源功耗。

　　理论上，一个ADC的SNR(信号与噪声的比值)等于(6.02N＋1.76)dB，这里N等于ADC的位数。虽然我的数学技巧有点生疏，但我认为任何一个16位转换器的信噪比应该是98.08dB。但当我查看模数转换器的数据手册时，我看到一些不同的情况。比如，16位的（逐次逼近型）模数转换器指标的典型值通常可低至84dB高达95dB。生产厂家很自豪地把这些值写在产品的数据手册的首页，而且坦率地说，信噪比为95dB的16位ADC具有竞争力。除非我错了，计算的98.08dB高于所找到最好的16位ADC数据手册中的96dB。那么，这些位数到那去了？ 　　让我们先找出理想化的公式（6.02N＋1.76）从何而来。任何系统的信噪比，用分贝来表示的话，等于20log10（信号的均方根/噪音的均方根）。推导出理想的信噪比公式时，首先定义信号的均方根。如果把信号的峰峰值转换为均方根，则除以 即可。ADC的均方根信号用位数表示等于 ，这里q是LSB（最低有效位）。 　　所有ADC产生量化噪声是把输入信号抽样成离散“桶”的后果。这些桶的理想宽度等于转换器LSB的大小。任何ADC位的不确定值是±1/2 LSB 。如果假定对应每个位误差的响应是三角形的话，则其均方根等于LSB信号的幅值除以 ，均方根的噪声则 。 　　综合均方根和均方根噪声条件，理想ADC的SNR用分贝表示为： 　　重复刚才的问题，那些位数到底去那了？ 那些ADC的供应商热情地解释这个失位现象，因为他们的众多试验装置表明产品具有良好的信噪比。从根本上说，他们认为电阻和晶体管的噪声导致了这种结果。供应商测试其ADC的SNR是通过将他们的数据带入下面的公式： 　　这些理论和测试SNR的公式是完善的，但他们只能提供部分你需要知道的转换器到底能给予你的位数。THD (总谐波失真)，另一个要注意的ADC指标，定义为谐波成分的均方根和，或者是输入信号功率的比值 或者 这里HDx是x次谐波失真谐波的幅值，PS是一次谐波的信号功率，Po是二次到八次谐波的功率。ADC的重要指标，INL（积分非线性）误差清晰地出现在THD结果中。 　　最后，SINAD（信号与噪声＋失真比)定义为信号基波输入的RMS值与在半采样频率之下其它谐波成分RMS值之和的比值，但不包括直流信号。对SAR和流水线型而言，SINAD的理论最小值等于理想的信噪比，或6.02N＋1.76dB。至于Δ-Σ转换器的理想SINAD等于（6.02N＋1.76dB+ ，其中fS是转换器采样频率，BW是感兴趣的最大带宽。非理想SINAD值为 或者        其中PS是基波信号功率，PN是所有噪声谱成分的功率，PD是失真谱成分功率。 　　因此，下一次当你寻找丢失的位数时，记住它是结合了SNR、THD和SINAD等多个指标，这些可以让您全面了解ADC的真实位数--无论它采用的是逐次逼近型、流水线型还是Δ-Σ技术，不管在数据手册的第一页中提到有多少位。        附英文原文： 　　SNR in ADCs: Where did all the bits go? 　　Theoretically, the SNR for any 16-bit converter should be 98.08 dB. But I see something different when I read converter data sheets. 　　By Bonnie Baker -- EDN, 6/7/2007 　　Theoretically, the SNR (signal-to-noise ratio) of an ADC is equal to (6.02N+1.76) dB, where N equals the number of ADC bits. Although I’m a little rusty with my algebra skills, I think that the SNR for any 16-bit converter should be 98.08 dB. However, I see something different when I read converter data sheets. For instance, the specification for a 16-bit SAR (successive-approximation-register) converter can typically be as low as 84 dB and as high as 95 dB. Manufacturers proudly advertise these values on the front page of their data sheets, and, frankly, an SNR of 95 dB for a 16-bit SAR converter is competitive. Unless I am wrong, the 98.08 dB I calculate is higher than the 95-dB specification that I find with the best of the 16-bit-converter data sheets. So, where did the bits go? 　　Let’s start by finding out where this ideal formula, 6.02N+1.76, comes from. The SNR of any system, in decibels, is equal to 20 log10 (rms signal/rms noise). When you d erive the ideal SNR formula, you first define the rms signal. If you change a peak-to-peak signal to rms, you divide it by the The ADC rms signal in bits is equal where q is the LSB (least-significant bit). 　　All ADCs generate quantization noise as a consequence of dividing the input signal into discrete “buckets.” The ideal width of these buckets is equal to the converter’s LSB size. The uncertainty of any ADC bit is ±1/2 LSB. If you assume that this error’s response is triangular across each bit, the rms value equals this LSB signal’s magnitude divided by ：rms noise 　　Combining the rms-signal and rms-noise terms, the ideal ADC SNR in decibels is: 　　Again, where did the bits go? The ADC vendors enthusiastically explain the missing-bits phenomenon, because they bench-test their devices to see how good the SNR is. Fundamentally, they find that the device noise from resistors and transistors creeps into the results. Vendors test their ADC SNR by inputting their data into the following formula: 　　These theoretical and tested SNR formulas are complete, but they provide only part of what you need to know about how many bits your converter is truly giving you. THD (total harmonic distortion), another ADC specification you need to watch, is the ratio of the rms sum of the powers of the harmonic components, or spurs, to the input-signal power:  or 　　where HDx is the magnitude of distortion at the Xth harmonic, PS is the signal power of the first harmonic, and PO is the power of harmonics two through eight. Significant ADC INL (integral-nonlinearity) errors typically appear in the THD results. 　　Finally, SINAD (signal-to-noise and distortion) is the ratio of the fundamental input signal’s rms amplitude to the rms sum of all other spectral components below half of the sampling frequency, excluding dc. The theoretical minimum for SINAD is equal to the ideal SNR, or 6.02N+1.76 dB, with SAR and pipeline converters. For delta-sigma converters, the ideal SINAD equals 6.02N+1.76 dB+10 log10(fS/(2BW)), where fS is the converter sampling frequency and BW is the maximum bandwidth of interest. The not-so-ideal value of SINAD is  or . 　　where PS is the fundamental signal power, PN is the power of all the noise spectral components, and PD is the power of all the distortion spectral components. 　　So, the next time you’re looking for lost bits, remember that it is the combination of SNR, THD, and SINAD that gives you the complete picture of the real bits in your ADC—regardless of whether it’s SAR, pipeline, or delta-sigma technology and regardless of the number of bits that the first page of the data sheet mentions.        英文原文地址： http://www.edn.com/article/CA6447221.html