tag 标签: 布局

相关帖子
相关博文
  • 2016-6-8 09:33
    225 次阅读|
    0 个评论
    射频与数模混合类高速PCB设计 主要内容:   ? 理清功能方框图 ? 网表导入PCB Layout工具后进行初步处理的技巧 ? 射频PCB布局与数模混合类PCB布局 ? 无线终端PCB常用HDI工艺介绍 ? 信号完整性(SI)的基础概念 ? 射频PCB与数模混合类PCB的特殊叠层结构 ? 特性阻抗的控制 ? 射频PCB与数模混合类PCB的布线规则和技巧 ? 射频PCB与数模混合类PCB布线完成后的收尾处理 ? PCB板级的ESD处理方法和技巧 ? PCB板级的EMC/EMI处理方法和技巧 ? PCB中的DFM 设计 ? FPC柔性PCB设计 ? 设计规范的必要性
  • 热度 3
    2015-3-14 20:37
    896 次阅读|
    1 个评论
    先上电路图: 先谈谈PCB LAYOUT注意点: 大家都知道,EMC对地线走线毕竟有讲究,针对PSR的初级地线,可以分为4个地线,如图中所标示的三角地符号。这4个地线需采用“一点接地”的布局。 1.C8的地线为电源输入地。 2.R5的地为功率地。 3.C2的地为小信号地。 4.变压器PIN3的地为屏蔽地。 这4个地的交接点为C8的负端,即:输入电压经整流桥后过C1到C8地,R5和变压器PIN3的地分别采用单独连线直接引致C8负端相连,连线尽量短;R5地线因考虑到压降和干扰应尽量宽些。 C5,R10,U1PIN7和PIN8地线汇集致C2负端再连接于C8负端。 若为双面板,以上4条地线尽量不要采用过孔连接,不得以可以采用多个过孔阵列以减小过孔压降。 以上地线布局恰当,产品的共模干扰会很小。 因PSR线路负载时工作在PFM状态下的DCM模式,DI/DT的增大和频率的提升,所以较难处理的是传导150K~5M差模干扰。 就依图从左到右针对有影响EMC的元件进行逐个分析。 1.保险丝 将保险丝换用保险电阻理论上来讲对产品效率是有负面影响的,但实际表现并不明显,所以保险丝可以采用10/1W的保险电阻来降低150K附近的差模干扰,对通过5级能耗并无太大影响,且成本也有所降低。 2.C1,L2,C8 PSR工作在DCM模式,相对而言其输入峰值电流会大很多,所以输入滤波很重要。 峰值电流的增大会导致低压输入时母线电压较低,且C8的温升也会增加;为了提高母线电压和降低C8的温升,需提高C1的容量和使用LOWESR的 C1和C8.因为提高C1的容量后,C1和C8的工作电压会上升,在输出功率不变的情况下,输入的峰值电流就会降低。因L2的作用,实际表现为增加C1的 容量比增加C8的容量抑制EMC会更有效。 一般取C1为6.8uF,C8为4.7uF效果较好,若受空间限制,采用8.2u与3.3u也比采用2个2.7u的EMC抑制效果好。L2一般从成 本考虑采用色环电感,因色环电感的功率有限,电感量太大会严重影响效率,一般取330u~2mH,2mH是效率影响开始变得明显,330u对差模干扰的作 用不够分量,为了使效率影响最低且对差模干扰抑制较佳,建议采用1mH。 因为“一点接地”的布局汇集点在C8的负端,在C8负端输入电流的方向是经过C1和BD1流回输入端,根据传导测试的原理,这样产生消极影响,所以 需在C1与C8的地线上作处理,有空间的可以再中间增加磁珠跳线,空间受限可以采用PCBlayout曲线来实现,虽然效果会弱些,但相比直线连接会改善不少。 3.R6,D2,R2,C4 RCD吸收对EMC的影响大家都应该已经了解,这里主要说下R6与D2对EMC的影响。R6的加入和D2采用恢复时间较慢的1N4007对空间辐射有一定的负作用,但对传导有益。所以在整改EMC时此处的修改对空间辐射与传导的取舍还得引起注意。 4.R5 R5既为电流检测点也是限功率设置点。所以R5的取值会影响峰值电流也会影响OPP保护点。建议在OPP满足的情况下尽量取大些。一般不低于2R,建议取2.2R。 5.R4,R10,D3,R3,C2 在前部分有提到VCC电压的升高对EMC有恶性影响。因IC内部的检测有采用积分电路,所以当VCC电压设置过高,就需要更长的积分时间,在周期不 变的情况下,TON的时间就会增加,输出功率不变的情况下MOS的峰值电流就会增加,在RCD和D4的吸收R7,C11上的峰值都会增加,且 D3,R3,C2也对VCC有下拉和吸收作用,会使输出电压的过冲加剧,同时影响延时检测的开启时间。这一系列的变化对EMC的影响是不可忽视的。 根据经验,结合变压器漏感考虑,VCC电压在满载事最大值不宜超过19V,所以为使空载时VCC不至于太低导致荡机,建议VCC电压设计在15V,变压器漏感最大不宜超过15%。 6.C5 C5是IC内部延时检测补偿设置端。C5的取值大了会导致电压检测的周期加长,小了会导致电压检测的周期变短。检测周期的变化会影响电压的采样率,也就会影响整个产品各处的电流纹波,对EMC也会造成一定影响,一般选取0.01~0.1uF。 7.C3,C7 前面提到C3和C7的容量取值对输出电压过冲的抑制作用和维持产品的稳定性。但C3,C7的容量也不是越大越好,它会对EMC起消极作用。C3,C7容量的加大同样会导致第5点讲到的峰值电流加大,所以不能盲目选择。 对PSR原边反馈控制开关电源的设计和调试经验讲解到此就告一段落了,希望能给大家的实际设计带来帮助。
  • 热度 3
    2014-8-14 14:24
    1367 次阅读|
    1 个评论
      设计过程 A. 创建网络表 1. 网络表是原理图与PCB的接口文件,PCB设计人员应根据所用的原理图和PCB设计工具的特性,选用正确的网络表格式,创建符合要求的网络表。 2. 创建网络表的过程中,应根据原理图设计工具的特性,积极协助原理图设计者排除错误。保证网络表的正确性和完整性。 3. 确定器件的封装(PCB FOOTPRINT). 4. 创建PCB板 根据单板结构图或对应的标准板框, 创建PCB设计文件; 注意正确选定单板坐标原点的位置,原点的设置原则: A. 单板左边和下边的延长线交汇点。 B. 单板左下角的第一个焊盘。 板框四周倒圆角,倒角半径5mm。特殊情况参考结构设计要求。 B. 布局 1. 根据结构图设置板框尺寸,按结构要素布置安装孔、接插件等需要定位的器件,并给这些器件赋予不可移动属性。按工艺设计规范的要求进行尺寸标注。 2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据某些元件的特殊要求,设置禁止布线区。 3. 综合考虑PCB性能和加工的效率选择加工流程。 加工工艺的优选顺序为:元件面单面贴装——元件面贴、插混装(元件面插装焊接面贴装一次波峰成型)——双面贴装——元件面贴插混装、焊接面贴装。 4. 布局操作的基本原则 A. 遵照“先大后小,先难后易”的布置原则,即重要的单元电路、核心元器件应当优先布局. B. 布局中应参考原理框图,根据单板的主信号流向规律安排主要元器件. C. 布局应尽量满足以下要求:总的连线尽可能短,关键信号线最短;高电压、大电流信号与小电流,低电压的弱信号完全分开;模拟信号与数字信号分开;高频信号与低频信号分开;高频元器件的间隔要充分. D. 相同结构电路部分,尽可能采用“对称式”标准布局; E. 按照均匀分布、重心平衡、版面美观的标准优化布局;   F. 器件布局栅格的设置,一般IC器件布局时,栅格应为50--100 mil,小型表面安装器件,如表面贴装元件布局时,栅格设置应不少于25mil。 G. 如有特殊布局要求,应双方沟通后确定。 5. 同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y方向上保持一致,便于生产和检验。 6. 发热元件要一般应均匀分布,以利于单板和整机的散热,除温度检测元件以外的温度敏感器件应远离发热量大的元器件。 7. 元器件的排列要便于调试和维修,亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间。 8. 需用波峰焊工艺生产的单板,其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需要接地时, 应采用分布接地小孔的方式与地平面连接。 9. 焊接面的贴装元件采用波峰焊接生产工艺时,阻、容件轴向要与波峰焊传送方向垂直,阻排及SOP(PIN间距大于等于1.27mm)元器件轴向与传送方向平行;PIN间距小于1.27mm(50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。 10. BGA与相邻元件的距离5mm。其它贴片元件相互间的距离0.7mm;贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm;有压接件的PCB,压接的接插件周围5mm内不能有插装元、器件,在焊接面其周围5mm内也不能有贴装元、器件。 11. IC去偶电容的布局要尽量靠近IC的电源管脚,并使之与电源和地之间形成的回路最短。 12. 元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。 13. 用于阻抗匹配目的阻容器件的布局,要根据其属性合理布置。 串联匹配电阻的布局要靠近该信号的驱动端,距离一般不超过500mil。 匹配电阻、电容的布局一定要分清信号的源端与终端,对于多负载的终端匹配一定要在信号的最远端匹配。 14. 布局完成后打印出装配图供原理图设计者检查器件封装的正确性,并且确认单板、背板和接插件的信号对应关系,经确认无误后方可开始布线。 C. 设置布线约束条件 1. 报告设计参数 布局基本确定后,应用PCB设计工具的统计功能,报告网络数量,网络密度,平均管脚密度等基本参数,以便确定所需要的信号布线层数。 信号层数的确定可参考以下经验数据   Pin密度      信号层数      板层数 1.0以上         2                   2 0.6-1.0           2                  4 0.4-0.6            4                 6 0.3-0.4             6                 8 0.2-0.3            8                 12 0.2                 10              14   注:PIN密度的定义为: 板面积(平方英寸)/(板上管脚总数/14) 布线层数的具体确定还要考虑单板的可靠性要求,信号的工作速度,制造成本和交货期等因素。 1. 布线层设置 在高速数字电路设计中,电源与地层应尽量靠在一起,中间不安排布线。所有布线层都尽量靠近一平面层,优选地平面为走线隔离层。 为了减少层间信号的电磁干扰,相邻布线层的信号线走向应取垂直方向。 可以根据需要设计1--2个阻抗控制层,如果需要更多的阻抗控制层需要与PCB产家协商。阻抗控制层要按要求标注清楚。将单板上有阻抗控制要求的网络布线分布在阻抗控制层上。 2. 线宽和线间距的设置 线宽和线间距的设置要考虑的因素 A. 单板的密度。板的密度越高,倾向于使用更细的线宽和更窄的间隙。 B. 信号的电流强度。当信号的平均电流较大时,应考虑布线宽度所能承载的的电流,线宽可参考以下数据: PCB设计时铜箔厚度,走线宽度和电流的关系 不同厚度,不同宽度的铜箔的载流量见下表: 铜皮厚度35um 铜皮厚度50um 铜皮厚度70um 铜皮Δt=10℃ 铜皮Δt=10℃ 铜皮Δt=10℃ 注: i. 用铜皮作导线通过大电流时,铜箔宽度的载流量应参考表中的数值降额50%去选择考虑。 ii. 在PCB设计加工中,常用OZ(盎司)作为铜皮厚度的单位,1 OZ铜厚的定义为1 平方英尺面积内铜箔的重量为一盎,对应的物理厚度为35um;2OZ铜厚为70um。 C. 电路工作电压:线间距的设置应考虑其介电强度。 D. 可靠性要求。可靠性要求高时,倾向于使用较宽的布线和较大的间距。 E. PCB加工技术限制 国内国际先进水平 推荐使用最小线宽/间距 6mil/6mil 4mil/4mil 极限最小线宽/间距 4mil/6mil 2mil/2mil                1. 孔的设置 过线孔 制成板的最小孔径定义取决于板厚度,板厚孔径比应小于 5--8。 孔径优选系列如下: 孔径: 24mil 20mil 16mil 12mil 8mil 焊盘直径: 40mil 35mil 28mil 25mil 20mil 内层热焊盘尺寸: 50mil 45mil 40mil 35mil 30mil 板厚度与最小孔径的关系: 板厚: 3.0mm 2.5mm 2.0mm 1.6mm 1.0mm 最小孔径: 24mil 20mil 16mil 12mil 8mil 盲孔和埋孔 盲孔是连接表层和内层而不贯通整板的导通孔,埋孔是连接内层之间而在成 品板表层不可见的导通孔,这两类过孔尺寸设置可参考过线孔。 应用盲孔和埋孔设计时应对PCB加工流程有充分的认识,避免给PCB加工带 来不必要的问题,必要时要与PCB供应商协商。 测试孔 测试孔是指用于ICT测试目的的过孔,可以兼做导通孔,原则上孔径不限,焊盘直径应不小于25mil,测试孔之间中心距不小于50mil。 不推荐用元件焊接孔作为测试孔。 2. 特殊布线区间的设定 特殊布线区间是指单板上某些特殊区域需要用到不同于一般设置的布线参数,如某些高密度器件需要用到较细的线宽、较小的间距和较小的过孔等,或某些网络的布线参数的调整等,需要在布线前加以确认和设置。 3. 定义和分割平面层 A. 平面层一般用于电路的电源和地层(参考层),由于电路中可能用到不同的电源和地层,需要对电源层和地层进行分隔,其分隔宽度要考虑不同电源之间的电位差,电位差大于12V时,分隔宽度为50mil,反之,可选20--25mil 。 B. 平面分隔要考虑高速信号回流路径的完整性。 C. 当由于高速信号的回流路径遭到破坏时,应当在其他布线层给予补尝。例如可用接地的铜箔将该信号网络包围,以提供信号的地回路。 B. 布线前仿真(布局评估,待扩充) C. 布线 1. 布线优先次序 关键信号线优先:电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线 密度优先原则:从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始布线。 2. 自动布线 在布线质量满足设计要求的情况下,可使用自动布线器以提高工作效率,在自动布线前应完成以下准备工作: 自动布线控制文件(do file) 为了更好地控制布线质量,一般在运行前要详细定义布线规则,这些规则可以在软件的图形界面内进行定义,但软件提供了更好的控制方法,即针对设计情况,写出自动布线控制文件(do file),软件在该文件控制下运行。
  • 热度 2
    2014-7-23 09:32
    404 次阅读|
    0 个评论
        PCB设计的一般原则   要使电子电路获得最佳性能,元器件的布且及导线的布设是很重要的。为了设计质量好、造价低的PCB.应遵循以下一般原则:   1. 布局   首先,要考虑PCB尺寸大小。PCB尺寸过大时,印制线条长,阻抗增加,抗噪声能力下降,成本也增加;过小,则散热不好,且邻近线条易受干扰。在确定PCB尺寸后.再确定特殊元件的位置。最后,根据电路的功能单元,对电路的全部元器件进行布局。   在确定特殊元件的位置时要遵守以下原则:   (1)尽可能缩短高频元器件之间的连线,设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近,输入和输出元件应尽量远离。   (2)某些元器件或导线之间可能有较高的电位差,应加大它们之间的距离,以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。   (3)重量超过15g的元器件、应当用支架加以固定,然后焊接。那些又大又重、发热量多的元器件,不宜装在印制板上,而应装在整机的机箱底板上,且应考虑散热问题。热敏元件应远离发热元件。   (4)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节,应放在印制板上方便于调节的地方;若是机外调节,其位置要与调节旋钮在机箱面板上的位置相适应。   (5)应留出印制扳定位孔及固定支架所占用的位置。   根据电路的功能单元.对电路的全部元器件进行布局时,要符合以下原则:   (1)按照电路的流程安排各个功能电路单元的位置,使布局便于信号流通,并使信号尽可能保持一致的方向。   (2)以每个功能电路的核心元件为中心,围绕它来进行布局。元器件应均匀、 整齐、紧凑地排列在PCB上.尽量减少和缩短各元器件之间的引线和连接。   (3)在高频下工作的电路,要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样,不但美观.而且装焊容易.易于批量生产。   (4)位于电路板边缘的元器件,离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3:2成4:3。电路板面尺寸大于200x150mm时.应考虑电路板所受的机械强度。 2.布线    布线的原则如下:    (1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线,以免发生反馈藕合。    (2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为 0.05mm、宽度为 1 ~ 15mm 时.通过 2A的电流,温度不会高于3℃,因此.导线宽度为1.5mm可满足要求。对于集成电路,尤其是数字电路,通常选0.02~0.3mm导线宽度。当然,只要允许,还是尽可能用宽线.尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路,尤其是数字电路,只要工艺允许,可使间距小至5~8mm。    (3)印制导线拐弯处一般取圆弧形,而直角或夹角在高频电路中会影响电气性能。此外,尽量避免使用大面积铜箔,否则.长时间受热时,易发生铜箔膨胀和脱落现象。必须用大面积铜箔时,最好用栅格状.这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。    3.焊盘    焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2)mm,其中d为引线孔径。对高密度的数字电路,焊盘最小直径可取(d+1.0)mm。    PCB及电路抗干扰措施    印制电路板的抗干扰设计与具体电路有着密切的关系,这里仅就PCB抗干扰设计的几项常用措施做一些说明。    1.电源线设计    根据印制线路板电流的大小,尽量加租电源线宽度,减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致,这样有助于增强抗噪声能力。    2.地线设计    地线设计的原则是:    (1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路,应使它们尽量分开。低频电路的地应尽量采用单点并联接地,实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地,地线应短而租,高频元件周围尽量用栅格状大面积地箔。    (2)接地线应尽量加粗。若接地线用很纫的线条,则接地电位随电流的变化而变化,使抗噪性能降低。因此应将接地线加粗,使它能通过三倍于印制板上的允许电流。如有可能,接地线应在2~3mm以上。    (3)接地线构成闭环路。只由数字电路组成的印制板,其接地电路布成团环路大多能提高抗噪声能力。    3.退藕电容配置    PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。    退藕电容的一般配置原则是:    (1)电源输入端跨接10 ~100uf的电解电容器。如有可能,接100uF以上的更好。    (2)原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容,如遇印制板空隙不够,可每4~8个芯片布置一个1 ~ 10pF的但电容。    (3)对于抗噪能力弱、关断时电源变化大的器件,如 RAM、ROM存储器件,应在芯片的电源线和地线之间直接接入退藕电容。    (4)电容引线不能太长,尤其是高频旁路电容不能有引线。    此外,还应注意以下两点:    (1)在印制板中有接触器、继电器、按钮等元件时.操作它们时均会产生较大火花放电,必须采用附图所示的 RC 电路来吸收放电电流。一般 R 取 1 ~ 2K,C取2.2 ~ 47UF。    (2)CMOS的输入阻抗很高,且易受感应,因此在使用时对不用端要接地或接正电源。 PCB布线 在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的, 在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种:自动布线及交互式布线,在自动布线之前, 可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行, 以免产生反射干扰。必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。  自动布线的布通率,依赖于良好的布局,布线规则可以预先设定, 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线,快速地把短线连通, 然后进行迷宫式布线,先把要布的连线进行全局的布线路径优化,它可以根据需要断开已布的线。 并试着重新再布线,以改进总体效果。  对目前高密度的PCB设计已感觉到贯通孔不太适应了, 它浪费了许多宝贵的布线通道,为解决这一矛盾,出现了盲孔和埋孔技术,它不仅完成了导通孔的作用, 还省出许多布线通道使布线过程完成得更加方便,更加流畅,更为完善,PCB 板的设计过程是一个复杂而又简单的过程,要想很好地掌握它,还需广大电子工程设计人员去自已体会, 才能得到其中的真谛。 1 电源、地线的处理  既使在整个PCB板中的布线完成得都很好,但由于电源、 地线的考虑不周到而引起的干扰,会使产品的性能下降,有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待,把电、地线所产生的噪音干扰降到最低限度,以保证产品的质量。  对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因, 现只对降低式抑制噪音作以表述:  (1)、众所周知的是在电源、地线之间加上去耦电容。  (2)、尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:0.2~0.3mm,最经细宽度可达0.05~0.07mm,电源线为1.2~2.5 mm  对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)  (3)、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板,电源,地线各占用一层。 2 数字电路与模拟电路的共地处理  现在有许多PCB不再是单一功能电路(数字或模拟电路),而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题,特别是地线上的噪音干扰。  数字电路的频率高,模拟电路的敏感度强,对信号线来说,高频的信号线尽可能远离敏感的模拟电路器件,对地线来说,整人PCB对外界只有一个结点,所以必须在PCB内部进行处理数、模共地的问题,而在板内部数字地和模拟地实际上是分开的它们之间互不相连,只是在PCB与外界连接的接口处(如插头等)。数字地与模拟地有一点短接,请注意,只有一个连接点。也有在PCB上不共地的,这由系统设计来决定。 3 信号线布在电(地)层上  在多层印制板布线时,由于在信号线层没有布完的线剩下已经不多,再多加层数就会造成浪费也会给生产增加一定的工作量,成本也相应增加了,为解决这个矛盾,可以考虑在电(地)层上进行布线。首先应考虑用电源层,其次才是地层。因为最好是保留地层的完整性。 4 大面积导体中连接腿的处理  在大面积的接地(电)中,常用元器件的腿与其连接,对连接腿的处理需要进行综合的考虑,就电气性能而言,元件腿的焊盘与铜面满接为好,但对元件的焊接装配就存在一些不良隐患如:①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要,做成十字花焊盘,称之为热隔离(heat shield)俗称热焊盘(Thermal),这样,可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电(地)层腿的处理相同。 5 布线中网络系统的作用  在许多CAD系统中,布线是依据网络系统决定的。网格过密,通路虽然有所增加,但步进太小,图场的数据量过大,这必然对设备的存贮空间有更高的要求,同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的,如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏,通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。  标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数,如:0.05英寸、0.025英寸、0.02英寸等。 6 设计规则检查(DRC)  布线设计完成后,需认真检查布线设计是否符合设计者所制定的规则,同时也需确认所制定的规则是否符合印制板生产工艺的需求,一般检查有如下几个方面: (1)、线与线,线与元件焊盘,线与贯通孔,元件焊盘与贯通孔,贯通孔与贯通孔之间的距离是否合理,是否满足生产要求。  (2)、电源线和地线的宽度是否合适,电源与地线之间是否紧耦合(低的波阻抗)?在PCB中是否还有能让地线加宽的地方。  (3)、对于关键的信号线是否采取了最佳措施,如长度最短,加保护线,输入线及输出线被明显地分开。  (4)、模拟电路和数字电路部分,是否有各自独立的地线。  PCB布局 在设计中,布局是一个重要的环节。布局结果的好坏将直接影响布线的效果,因此可以这样认为,合理的布局是PCB设计成功的第一步。 布局的方式分两种,一种是交互式布局,另一种是自动布局,一般是在自动布局的基础上用交互式布局进行调整,在布局时还可根据走线的情况对门电路进行再分配,将两个门电路进行交换,使其成为便于布线的最佳布局。在布局完成后,还可对设计文件及有关信息进行返回标注于原理图,使得PCB板中的有关信息与原理图相一致,以便在今后的建档、更改设计能同步起来, 同时对模拟的有关信息进行更新,使得能对电路的电气性能及功能进行板级验证。 --考虑整体美观 一个产品的成功与否,一是要注重内在质量,二是兼顾整体的美观,两者都较完美才能认为该产品是成功的。 在一个PCB板上,元件的布局要求要均衡,疏密有序,不能头重脚轻或一头沉。 --布局的检查 印制板尺寸是否与加工图纸尺寸相符?能否符合PCB制造工艺要求?有无定位标记? 元件在二维、三维空间上有无冲突? 元件布局是否疏密有序,排列整齐?是否全部布完? 需经常更换的元件能否方便的更换?插件板插入设备是否方便? 热敏元件与发热元件之间是否有适当的距离? 调整可调元件是否方便? 在需要散热的地方,装了散热器没有?空气流是否通畅? 信号流程是否顺畅且互连最短? 插头、插座等与机械设计是否矛盾? 线路的干扰问题是否有所考虑?
  • 热度 9
    2011-9-6 12:10
    1402 次阅读|
    8 个评论
    朋友昨天又有一款新产品,让我帮他做DFM审核。我大概看了一下,提出了八条修改意见,因为这款产品跟上一款产品类似,所以有几个问题是第二次出现,也就是说,上次提出的问题在这次又出现了。 我将修改意见发给他,过几个小时,他给我打电话,说其中第3、第5、第8条不能改了,如果要改,工作量比较大。我就问他,这款产品如果只生产百八十套,那就不用改,如果成千上万套,最好还是改,因为会影响到产品质量的稳定性。 其实这几个问题我提出的时候就想到设计师不会改,因为需要重新布局。如果是设计之初提出的话,那是很简单的事。如今全部版图都出来了,再重新做,换了我也不愿意。 这个朋友是自己创业,做产品不容易,最初的产品总是不顺,每款产品从设计、投板、试产、修改、不断修改、真正量产直到客户满意都要花费很大的心血。以前设计完都是直接投板,后来我让他先给我看一下再投板,可以减少一些反复。这就是一个进步,但是,没有一个系统的DFM方法,没有真正从前端就开始重视这个问题,可以说还是认知的不足,是一种悲衰。
相关资源
广告