标签: pa

    广州创龙拥有TI C2000/C5000/C6000/DaVinci/KeyStone/Sitara、Xilinx Spartan/Virtex、Altera Cyclone/Stratix等系列产品线，推出基于DSP+ARM+FPGA三核架构的数据采集处理解决方案，广泛应用于工控、电力、通信、仪器仪表、图像、音视频处理等行业。     TL138F-EVM使用OMAP-L138和Xilinx Spartan-6架构，提供FPGA入门教程、丰富的Demo程序、完整的软件开发包，以及详细的DSP+ARM+FPGA系统开发文档，还协助客户进行底板的开发，提供长期、全面的技术支持，帮助客户以最快的速度进行产品的二次开发，实现产品的快速上市。     作为嵌入式领域的领导者，广州创龙注重产品质量和技术支持，致力于让客户减少研发成本、降低设计难度、缩短开发周期，使产品快速上市，是主板定制合作首选企业。 广州创龙，您身边的主板定制专家!

上周日，几个朋友去黄河边飚车，我的车很一般，丰田普拉达，朋友的几台牧马人、酷路泽等，但是第一个冲下大的滑道的是我和车上的朋友，随后，那几个车也冲了下去，当我车里的朋友耐心和他们讲解河边需要注意淤泥，怎么打方向盘，怎么加油和尽量避免时，他们已经迫不及待的想飙上几圈，没过多久，一个牧马人就陷进了淤泥，几经折腾，却越陷越深，动弹不得……经验告诉我们，好车不如经验好的驾手，若是以为自己的车子很优秀，贸然行动也是很失败的结果；也有些和我玩单反的朋友，没事出去感受自然，我的单反很一般，只是很顺手而已，他们的单反基本都是全画幅配了白头，性能上肯定一流，创作激情更是没得说，因为他们的兴趣被我带动的，所以都称我为老师。因为都市村庄**，这4、5个朋友每个人家里都有7，8百平方的房产，称为土豪更为合适，玩摄影，更多的是心里的攀比，也有些想提升自己的修养，不喜欢让别人称他们是土豪，经验告诉我们，好的器材创作激情是高涨的，但是好的器材不一定就能照出来好的作品，好的摄影师用5千的相机更能比滥竽充数的用5万的相机照出来的照片有质量。对于一个好的摄影师，好的相机就是锦上添花，对于滥竽充数者来说，就是高档的玩耍而已……我们来说说这发烧友吧，我想这里边有很多经验丰富的烧友，对于音乐有很高的修为，也有很多打脸充胖子，自认为什么都对的人，实际站在自己的角度也没有错与对，只是角度不同。比如一些烧友，认为买了1万器材至少搭配1万的线材，这样器材的性能能够翻好几倍，这个我想不用说，多数发烧友也会知道的结果，那是不可能的，但你能说他的想法愚蠢吗？他说的搭配，站在他的立场就是对的，我们需要自己认真分析适合自己的才行。如果买辆10万的国产车，作为代步应该够用了，但是买了Q7我们追求的更多的是性能，就不追求性价比了，但是用到了不合适的场合也发挥不了车的性能，若是把Q7放到黄河边去飚车，我想在优秀的车手也会力不从心的，因为它是为城市而设计的。我们来到天逸论坛，更多的是想要了解天逸的功放，那么我们谈论一些高端的搭配就失去了意义了。我想买台长城汽车，而你非得给我介绍凯迪拉克多么出众，那你觉得你介绍的有多大用处呢？来到这里，我们更多的人是想花最少的钱，出更为优秀的声音，而不切实际、不计金钱的搭配也就失去了意义，花上万买线材搭配天逸功放更是扯淡，当然你非得愿意买一万的器材在搭配一万的线材，谁都管不着，人家浩浩还买了那么多天逸的功放呢，这也是执着把。音乐没有愚蠢，只有适合不适合，不懂音乐的土豪买上百万器材放着只会落土，一个买了稍微高端的设备来这里显摆，我觉得也没什么意思，去了高端论坛可能就啥都不是了，我们更多的需要帮助这里边想买天逸的朋友，一个经验，一个共识而已，我估计这里边的朋友更多的需要的是性价比，买的起的搭配，听自己能够承受得起的器材才是正道。 转自：http://www.tonewinner.com/bbs/showtopic.aspx?topicid=15941forumpage=1typeid=-1page=2

  IT6604  合冠一级代理 15986840536 IT6604品牌：ITE IT6604封装：TQFP128 IT6604包装：900/BOX General Description   The IT6604 is a single-link HDMI receiver, fully compatible with HDMI 1.3, compatible with HDMI 1.4a   3D and HDCP 1.4 compliance specification and also backward compatible to DVI 1.0 specifications.   The IT6604 with its Deep Color capability (up to 36-bit) ensures robust reception of high-quality   uncompressed video content, along with state-of-the-art uncompressed and compressed digital audio   content such as DTS-HD and Dolby TrueHD in digital televisions and projectors. The IT6604 also                                                                                                                                           supports all the primary 3D formats which are compliant with the HDMI 1.4a 3D specification.                                                                 Aside from the various video output formats supported, the IT6604 also receives and provides up to 8                                                               channels of I S digital audio outputs, with sampling rate up to 192kHz and sample size up to 24 bits,                                                             facilitating direct connection to industry-standard low-cost audio DACs. Also, an S/PDIF output is                                                          provided to support up to compressed audio of 192kHz frame rate. Super Audio Compact Disc (SACD)                                                       is supported at up to 8 channels and 88.2kHz through DSD (Direct Stream Digital ports) ports.                                                                                                                                                                         2 The High-Bit Rate (HBR) audio is also provided by the IT6604 in two interfaces: with the four I  S input                                                                                           ports or the S/PDIF input port. With both interfaces the highest possible HBR frame rate is supported                                                                                      at up to 768kHz.                                                                                                                                            Each IT6604 comes preprogrammed with an unique HDCP key, in compliance with the HDCP 1.4                                    ， standard so as to provide secure transmission of high-definition content. Users of the IT6604 need not                                  purchase any HDCP keys or ROMs.                              The IT6604 is pin compatible with the IT6603, the previous generation single-link HDMI 1.3 receiver.                             Single-link HDMI 1.4 receiver               Pin compatible with IT6603             Compliant with HDMI 1.3, HDMI 1.4a 3D, HDCP 1.4 and DVI 1.0 specifications            Supporting link speeds of up to 2.25Gbps (link clock rate of 225MHz).         Supporting all the primary 3D formats which are compliant with the HDMI 1.4a3D specification.        Supporting 3D video up to 1080P@50/59.95/60Hz, 1080P@23.98/24/29.97/30Hz,        1080i@50/59.94/60/Hz, 720P@23.98/24/29.97/30Hz, 720P@50/59.94/60Hz        Supporting formats: Framing Packing, Side-by-Side ( half ), Top-and-Bottom.     Video output interface supporting digital video standards such as:        24/30-bit RGB/YCbCr 4:4:4  

现在将通过阅读代码，看看redboot是如何启动的，这是每个系统执行的第一步，也是不可缺少的一步。这部分会分几篇完成，这是第一部分，主要是一个概要介绍。 由于系统启动跟硬件的紧密关系，所以在不同的硬件平台下，这部分都会有相应不同的处理。 下面这幅图来自《EMBEDDED SOFTWARE DEVELOPMENT WITH ECOS》书中，介绍了一款PowerPC的设备启动流程。   而这里，仍将介绍PC下的启动流程，通过阅读代码可以了解其具体的执行步骤，也可以通过修改代码重新编译、运行前面介绍的实验，查看结果。在阅读代码的过程中，最好结合实验，这样能够证实系统是否象我们理解的那样运行。 在今后，会进一步分析eCos操作系统的其他部分代码结构，比如：调度，驱动等等。 也会对其他不同体系架构（如 mips arm）下的代码进行分析阅读。 在Redboot最先执行的文件通常命名为 vectors.S 因为我们是i386架构下，所以可以在下面目录下找到相应文件： package/hal/i386/arch/v2_0/src/vectors.S 程序执行的入口是 _start 。 从 _start 处开始执行，至 call cyg_start 完成启动部分。 在函数 cyg_start 中，将进入 Redboot的执行流程。 这并不是很长的一段代码，却完成了整个PC的启动和初始化的部分。其中相当部分代码为汇编，所以要阅读这些代码必须首先对i386体系结构有基本的了解。   虽然 Redboot的启动过程已经相对简单，它没有使用分页机制，也没有区分内核态和用户态。 所有的代码都被放在一个段中统一编址。只使用了两个段（selector）一个为code，另一个为data。这个对于redboot的size（大概在100k左右吧）已经足够了。 如果对于一个操作系统来讲，这是一个相当程度简化的操作系统。即便如此，启动过程也不是一目了然的清晰。所以，这里仍然会忽略掉一些不太必要的内容，比如对SMP，FPU，GDB的支持等等。 整个启动过程中大概分为以下几个部分： 1. boot-loader: 这部分的工作就是将代码加载（load）到内存中，对于不同的设备，代码会装在不同的地方，通常PC会放在硬盘里面，某些嵌入式设备会把代码放在ROM(一般是flash)里面，而这里是放在软盘里面。boot-loader就是把软盘的代码load至内存，然后运行它们。 2. 进入保护模式，对于i386体系架构的cpu上电后缺省时实模式，内存访问空间也只有1M，这只是为了跟最初的8086兼容，所以要进入保护模式。 3. 初始化中断向量和异常。 4. 初始化基本的输入输出设备，如显示器，键盘，串行口等等。 5. 其他还有一些零散的初始化工作。 从下次开始将按运行次序对启动过程进行介绍。     _start 之后的第一行是一个宏 hal_cpu_init ， 该宏定义在package/hal/i386/pcmb/v2_0/include/pcmb.inc 文件中。 由于从软盘引导，所以 hal_cpu_init分为两部分： 一部分是引导分区部分（以0xAA55结束），另一部分的功能是使CPU进入保护模式。 解释：PC上电后会进入BIOS, BIOS会检测磁盘（软盘和硬盘），如果软盘（或硬盘）的第一个分区是引导分区（以 0xAA55结束为标志）则将软盘的第一个分区内容加载到内存 0x7c00处，并运行它。 引导分区被运行之后，将整个redboot逐个分区地加载到0x3000为起始地址的内存空间。 注意：这个过程，引导分区内容会再次被加载到0x3000处，且马上会跳转到0x3000处执行引导分区的代码。而0x7c00处的内容会在后面被覆盖掉。 在执行加载工作前，会先执行两个小任务： 1. 设置栈，栈顶为0x3000 2. 通过BIOS提供的中断，得到扩展内存和标准内存大小，压入栈中 引导分区代码结束后，程序将进入保护模式。大概次序如下: 1. 关中断 2. 初始化GDT和IDT 3. 进入保护模式 4. 设置数据段 5. 重新设置栈段（因为保护模式和实模式，内存编址方式不同） GDT主要用两个Selector分别是 0x08 (code) 和 0x10 (data)。 寻址空间都是从0x00000000 - 0xFFFFFFFF 特权级(DPL)为 0 IDT的地址为：0x1000 这部分比较复杂，这里不在详细说明，如果有时间，会在讨论i386架构的文章里，详细说明。而有关这部分的资料也相当丰富，可以在网上搜寻。 到这里 hal_cpu_init 已经执行结束了 ，不过进入保护模式还需要 激活A20地址线 。不激活A20地址线只能访问1M空间内的内存，激活A20才能访问所有内存。这个任务在另外一个宏 hal_memc_init 中实现，它位于文件 packages/hal/i386/arch/v2_0/include/arch.inc 这样，就完成了加载和进入保护模式的任务。   进入保护模式之后做以下工作： 设置中断栈空间，在之前栈定义在小于0x3000的内存空间中。通过 movl $__interrupt_stack, %esp 将栈重新设置在__interrupt_stack处，并分配了4096kB的栈空间。 栈大小也可以通过改变cdl文件进行调整。   hal_idt_init（packages/hal/i386/pc/v2_0/include/platform.inc） 设置idt向量， 回头会在介绍中断的文章中介绍这部分。 BSS段初始化（清零） 解释： BSS（Block Started by Symbol）用来存放程序中未初始化的全局变量的一块內存区域，属于静态內存分配。   hal_platform_init（packages/hal/i386/pc/v2_0/src/plf_misc.c） 这部分是内容比较多，也比较重要。主要为 初始化 中断，异常 以及虚拟向量表。 初始化虚拟向量表的工作通过调用函数 hal_if_init 来完成 在eCos中设置了3张向量表，idt, hal_vsr_table, hal_virtual_vector_table 内存地址如下： idtStart = 0x00001000; hal_vsr_table = 0x00001800; hal_virtual_vector_table = 0x00001c00; idt 是硬件实际设置的中断区域，当中断发生后进入调用idt的中断向量。而eCos将idt的中断向量有指向 hal_vsr_table （猜测是为了隔离不同的cpu中断机制不同，专门设置了hal_vsr_table，使其中断处理方式一致） 在 hal_platform_init 函数中，初始化所有中断（和异常），设定为缺省的中断处理例程，以防止有中断意外发生，造成程序进入未知状态。 有关中断，异常，虚拟向量等相关处理机制内容比较多，会在以后的文章具体介绍。 cyg_hal_invoke_constructors 这个函数主要执行相关的构造函数，因为ecos一部分代码是用c++写的，所以有些类具有构造函数，需要在首先执行，这里面做这部分的处理。   cyg_start 最后则进入主函数 cyg_start， 这个函数中，首先执行外围设备的初始化，之后就开始轮询处理用户输入的命令。 以上就是Redboot启动的全过程

pcb设计布线工程师谈   一般pcb基本设计流程如下：前期准备-pcb结构设计-pcb布局-布线-布线优化和丝印-网络和drc检查和结构检查-制版。       第一：前期准备。 这包括准备元件库和原理图。“工欲善其事，必先利其器”，要做出一块好的板子，除了要设计好原理之外，还要画得好。在进行pcb设计之前，首先要准备好原理图sch的元件库和pcb的元件库。元件库可以用peotel 自带的库，但一般情况下很难找到合适的，最好是自己根据所选器件的标准尺寸资料自己做元件库。原则上先做pcb的元件库，再做sch的元件库。pcb的元件库要求较高，它直接影响板子的安装；sch的元件库要求相对比较松，只要注意定义好管脚属性和与pcb元件的对应关系就行。ps：注意标准库中的隐藏管脚。之后就是原理图的设计，做好后就准备开始做pcb设计了。       第二：pcb结构设计。 这一步根据已经确定的电路板尺寸和各项机械定位，在pcb 设计环境下绘制pcb板面，并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。并充分考虑和确定布线区域和非布线区域（如螺丝孔周围多大范围属于非布线区域）。     第三：pcb布局。 布局说白了就是在板子上放器件。这时如果前面讲到的准备工作都做好的话，就可以在原理图上生成网络表（design- create netlist），之后在pcb图上导入网络表（design-load nets）。就看见器件哗啦啦的全堆上去了，各管脚之间还有飞线提示连接。然后就可以对器件布局了。一般布局按如下原则进行：       ①． 按电气性能合理分区，一般分为：数字电路区(即怕干扰、又产生干扰)、模拟电路区(怕干扰)、功率驱动区（干扰源）；       ②． 完成同一功能的电路，应尽量靠近放置，并调整各元器件以保证连线最为简洁；同时，调整各功能块间的相对位置使功能块间的连线最简洁；       ③． 对于质量大的元器件应考虑安装位置和安装强度；发热元件应与温度敏感元件分开放置，必要时还应考虑热对流措施；       ④． i/o驱动器件尽量靠近印刷板的边、靠近引出接插件；       ⑤． 时钟产生器（如：晶振或钟振）要尽量靠近用到该时钟的器件；       ⑥． 在每个集成电路的电源输入脚和地之间，需加一个去耦电容（一般采用高频性能好的独石电容）；电路板空间较密时，也可在几个集成电路周围加一个钽电容。       ⑦． 继电器线圈处要加放电二极管（1n4148即可）；       ⑧． 布局要求要均衡，疏密有序，不能头重脚轻或一头沉       ——需要特别注意，在放置元器件时，一定要考虑元器件的实际尺寸大小（所占面积和高度）、元器件之间的相对位置，以保证电路板的电气性能和生产安装的可行性和便利性同时，应该在保证上面原则能够体现的前提下，适当修改器件的摆放，使之整齐美观，如同样的器件要摆放整齐、方向一致，不能摆得“错落有致” 。 这个步骤关系到板子整体形象和下一步布线的难易程度，所以一点要花大力气去考虑。布局时，对不太肯定的地方可以先作初步布线，充分考虑。      第四：布线。 布线是整个pcb设计中最重要的工序。这将直接影响着pcb板的性能好坏。在pcb的设计过程中，布线一般有这么三种境界的划分：首先是布通，这时pcb设计时的最基本的要求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后，认真调整布线，使其能达到最佳的电器性能。接着是美观。假如你的布线布通了，也没有什么影响电器性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一，不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现，否则就是舍本逐末了。布线时主要按以下原则进行：       ①．一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm，最细宽度可达0.05～0.07mm，电源线一般为1.2～2.5mm。对数字电路的 pcb可用宽的地导线组成一个回路, 即构成一个地网来使用（模拟电路的地则不能这样使用）       ②． 预先对要求比较严格的线（如高频线）进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。       ③． 振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零；       ④． 尽可能采用45o的折线布线，不可使用90o折线，以减小高频信号的辐射；（要求高的线还要用双弧线）       ⑤． 任何信号线都不要形成环路，如不可避免，环路应尽量小；信号线的过孔要尽量少； ⑥关键的线尽量短而粗，并在两边加上保护地。 ⑦通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式引出。 ⑧关键信号应预留测试点，以方便生产和维修检测用 ⑨原理图布线完成后，应对布线进行优化；同时，经初步网络检查和drc检查无误后，对未布线区域进行地线填充，用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。         pcb 布线工艺要求 ①． 线 一般情况下，信号线宽为0.3mm(12mil)，电源线宽为0.77mm(30mil)或1.27mm(50mil)；线与线之间和线与焊盘之间的距离大于等于0.33mm(13mil)，实际应用中，条件允许时应考虑加大距离； 布线密度较高时，可考虑（但不建议）采用ic脚间走两根线，线的宽度为0.254mm(10mil)，线间距不小于0.254mm(10mil)。特殊情况下，当器件管脚较密，宽度较窄时，可按适当减小线宽和线间距。         ②． 焊盘（pad） 焊盘（pad）与过渡孔（via）的基本要求是：盘的直径比孔的直径要大于0.6mm；例如，通用插脚式电阻、电容和集成电路等，采用盘/孔尺寸 1.6mm/0.8mm（63mil/32mil），插座、插针和二极管1n4007等，采用1.8mm/1.0mm（71mil/39mil）。实际应用中，应根据实际元件的尺寸来定，有条件时，可适当加大焊盘尺寸； pcb板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2～0.4mm左右。         ③． 过孔（via） 一般为1.27mm/0.7mm(50mil/28mil)； 当布线密度较高时，过孔尺寸可适当减小，但不宜过小，可考虑采用1.0mm/0.6mm(40mil/24mil)。         ④． 焊盘、线、过孔的间距要求 pad and via  ： ≥ 0.3mm（12mil） pad and pad  ： ≥ 0.3mm（12mil） pad and track  ： ≥ 0.3mm（12mil） track and track  ： ≥ 0.3mm（12mil） 密度较高时： pad and via  ： ≥ 0.254mm（10mil） pad and pad  ： ≥ 0.254mm（10mil） pad and track  ： ≥  0.254mm（10mil） track and track  ： ≥  0.254mm（10mil）          第五：布线优化和丝印。 “没有最好的，只有更好的”！不管你怎么挖空心思的去设计，等你画完之后，再去看一看，还是会觉得很多地方可以修改的。一般设计的经验是：优化布线的时间是初次布线的时间的两倍。感觉没什么地方需要修改之后，就可以铺铜了（place-polygon plane）。铺铜一般铺地线（注意模拟地和数字地的分离），多层板时还可能需要铺电源。时对于丝印，要注意不能被器件挡住或被过孔和焊盘去掉。同时，设计时正视元件面，底层的字应做镜像处理，以免混淆层面。      第六：网络和drc检查和结构检查。 首先，在确定电路原理图设计无误的前提下，将所生成的pcb网络文件与原理图网络文件进行物理连接关系的网络检查（netcheck），并根据输出文件结果及时对设计进行修正，以保证布线连接关系的正确性； 网络检查正确通过后，对pcb设计进行drc检查，并根据输出文件结果及时对设计进行修正，以保证pcb布线的电气性能。最后需进一步对pcb的机械安装结构进行检查和确认。       第七：制版。 在此之前，最好还要有一个审核的过程。 pcb设计是一个考心思的工作，谁的心思密，经验高，设计出来的板子就好。所以设计时要极其细心，充分考虑各方面的因数（比如说便于维修和检查这一项很多人就不去考虑），精益求精，就一定能设计出一个好板子。