标签: umc

据台湾的媒体（工商时报和经济日报等）报道，联电将在厦门新建8寸或者12寸厂。其实很久之前我也听说这个消息了，因为近年来联电在资本支出上远远落后于竞争对手,资金缺口很大，所以一直寻找在大陆合作，希望“不差钱”的大陆金主能够“慷慨解囊”“雪中送炭”。但传出和厦门合作的消息，作为业界中人，却是一点也看不懂。有几个问题：     1：如果是8寸，意义何在？ 目前外界说法不一，有说8寸的，也有说12寸的。目前全球代工主流是12寸（业界领先者还在研发18寸），8寸已经是落后的工艺，并且大陆的8寸也足够满足国内需求，并且从全球来看8寸有产能过剩之嫌（随着12寸的折旧期已过，很多12寸厂都在做0.11等8寸厂在做的工艺），如果厦门引入8寸工艺，并且建成生产又要在2,3年的时间，那时候8寸应该是远远供大于求，那么意义何在呢？      2:如果是12寸，12寸进入的时间点已经失去。 目前代工工艺已经发展到28纳米，大陆的中芯国际也量产40纳米，28纳米一年内也会量产；华力也即将量产55/50纳米。并且因为“台湾法令规定，台湾半导体厂若要到大陆兴建12寸厂，制程技术必须落后台湾晶圆厂至少2个世代”。联电来大陆只能生产65/55纳米工艺。而尴尬的是现在65/55纳米工艺的生命周期太短了，已经快被40纳米侵蚀掉了。而在12寸厂西进上，台湾“政府”审查很严，程序繁琐。没有4-5年的时间，几乎不可能。如果四五年后量产的话，65/55纳米工艺已经是“昨日黄花了”，市场都没有了。意义何在呢？   3:资金何来？ 据媒体说联电的预算有3亿美元（经济日报报道“联电发言体系昨（17）日表示，日前董事会通过在3亿美元（约新台币90亿元）内拟投资、参股或购买亚洲8寸或12寸晶圆厂”）。现在新建一个12寸厂需要至少30亿美元（仅仅是前期投资，不包括后续研发投入）（可以参考的是今年6月份中芯国际和北京市政府公布的方案中，一个3.5万片产能12寸厂投资总额是35.9亿美元），所以说3亿美元来新建12寸厂几乎是不可能的，除非厦门政府愿意掏出至少30亿美元。如果是8寸厂的话，现在8寸厂几乎都是二手设备，但二手设备一是时间过久，机器质量不好；而稍微好些的二手设备也非常抢手，并且后续需要补全的设备也很难买到，花费也不菲。其实3亿美元仅仅买地、修建厂房、基建等也差不多消耗掉了。没有资金，这个厂哪里来呢？   4:政府选择： 之前联电在苏州有和舰这个8寸厂，不论从厂房建设、成本控制、集群效应、人才招募以及减少部门重叠各个方面来说，苏州都是最好的选择。并且好像之前苏州在支持和舰时，一揽子协议中也有12寸的规划。不知道联电为何舍“近”求“远”，选择厦门呢？   5：厦门合适吗？ 厦门一无半导体产业基础，二无半导体代工需求，三无半导体人才积累，在这里发展代工业合适吗？难道仅仅是“目前以厦门提出的合资条件最优惠”。在这个三无的基础上，让联电不顾产业规律，不顾对别的地方的承诺，做出如此“艰难的选择”，这个筹码到底是什么呢？反过来说，付出这样的筹码，第一不是和业界最领先企业的合作（通过和业内最领先的合作，可以降低风险，对一个半导体新进入的地方政府来说，这样才能增加成功的可能性）；第二不是和国内的龙头合作（这样还可以支持国内的企业，扶持本地的产业链）。值得吗？     五个看不懂，何人能解惑？

晶圆代工双雄TSMC和UMC拼斗二十余年，TSMC始终领先，压制着UMC，收入是UMC的4倍有余，利润更是高达15倍，代工的客户一直是业界的设计翘楚，包括ALTERA、QUALCOMM、BOARDCOM、NVIDIA、MTK等。在制程方面也基本上是TSMC压制着UMC。 但是在新技术上FinFET的推出上，双方的竞争更是激烈。 2011年6月，半导体巨头Intel正式对外公布22nm制程节点将启用Finfet垂直型晶体管结构，吸引了全球半导体厂商的注意，代工商也不例外。 TSMC于7月与ARM签署使用台积电的FinFET工艺制造下一代64bit ARM处理器产品的合作协议，从新协议的有效时间看，延伸到了台积电计划中的20nm级别产品推出的时间点之后，即2013年以后。据悉这次合作还有望推出采用台积电的16nm CMOS制程制造的处理器产品，台积电计划2015年下半年开始量产这种产品。 2012年7月，UMC宣布与IBM签订技术授权合约，将以3D架构的鳍式场效晶体管(FinFET)，促进次世代尖端20纳米CMOS制程的开发，以加速UMC次世代尖端技术的研发时程。在7月UMC的法说会上，UMC CEO孙世伟表示，联电的首次FinFET元件将以和20nm平面CMOS相同的20nm后段制程为基础。他同时对TSMC的做法不认同，他表示许多公司都采取相同做法，但有些人将之定义为16或14nm制程。他进一步指出，这实际上只是行销手法罢了。 但是根据接近IBM技术联盟的人士表示，联电取得的 FinFET 授权是在矽晶圆上制造，而不是在绝缘层上覆矽(SOI)晶圆上，这将使联电能更快地引进技术，并使用运行20nm 块状 CMOS制程来量产。若能确保鳍已经具备良好的矩形截面定义，就能更显著地展现出性能的差异化，同时，未来在SOI晶圆上生产FinFET时也能进一步改善漏电流性能。 看来双雄的竞争将日趋激烈，让我们拭目以待，看看谁将首先推出FinFET制程。