tag 标签: 内插

相关博文
  • 热度 27
    2012-12-3 10:19
    4403 次阅读|
    3 个评论
    本文以附件形式上传: 高精度时间间隔测量方法综述 孙 杰  潘继飞 (解放军电子工程学院,安徽合肥,230037) 0 引言 时间有两种含义,一种是指时间坐标系中的某一刻;另一种是指时间间隔,即在时间坐标系中两个时刻之间的持续时间,因此,时间间隔测量属于时间测量的范畴。 时间间隔测量技术在通信、雷达、卫星及导航定位等领域都有着非常重要的作用,因此,如何高精度测量出时间间隔是测量领域一直关注的问题。本文详细分析了目前国内外所采用的高精度时间间隔测量方法,指出其发展趋势,为研究新的测量方法指明了方向。 1 电子计数法 1.1 测量原理与误差分析 在测量精度要求不高的前提下,电子计数法是一种非常好的时间间隔测量方法,已经在许多领域获得了实际应用,其测量原理如图1所示: 图1 电子计数法测量时间间隔基本原理 量化时钟频率为f0,对应的周期T0=1/f0,在待测脉冲上升沿计数器输出计数脉冲个数M,N,T1,T2为待测脉冲上升沿与下一个量化时钟脉冲上升沿之间的时间间隔,则待测脉冲时间间隔Tx为:                      Tx=(N-M)*T0+T1-T2                            (1) 然而,电子计数法得到的是计数脉冲个数M,N,因此其测量的脉冲时间间隔为:                               Tx ' =(N-M)*T0                               (2) 比较表达式(1)(2)可得电子计数法的测量误差为Δ=T1-T2,其最大值为一个量化时钟周期T0,产生的原因是待测脉冲上升沿与量化时钟上升沿的不一致,该误差称为电子计数法的原理误差。 除了原理误差之外,电子计数法还存在时标误差,分析表达式(2)得到:                         ΔT ' x =Δ(N-M)*T0+(N-M)*ΔT0                     (3) 比较表达式(3)(2):                                                       (4) 根据电子计数法原理,,,因此:                                                          (5) 即为时标误差,其产生的原因是量化时钟的稳定度,可以看出待测脉冲间隔越大,量化时钟的稳定度导致的时标误差越大。 —————————————— 分割线————————————————————————————       文章中提到的延迟线内插法,就是本人目前采用的方法,在FPGA中实现TDC功能。文章中总结了这个方法的缺点,我觉得很有道理,摘录在此:       其缺点是测量精度受限于LSB(为百皮秒量级)。其误差来源主要包括以下四方面:一是量化误差,即一个延迟单元的时间,减少量化误差带来的是延迟单元的增加,设备量的庞大。二是延迟线集成非线性,由于在集成过程中不可能做到各个延迟单元完全一致,导致各个延迟单元的延迟时间不相等,对外表现为非线性效应,矫正的方法有平均法、矢量法等。三是随机变化,由延迟单元的自身温度和供电电压变化引起。四是时间抖动,包括时钟的抖动和延迟单元信号触发开关的时间抖动。         另外文章中提到的参考文献【6】和【7】,举了一个TDC例子,测量范围是0~43s,测量分辨率200ps。也许是当时条件所限,其实这个测量范围是有条件可无限扩展,另外,测量分辨率目前也有10ps的出现了。至于文献中的例子为何只能做到200ps,也许就是因为其无法想到办法克服上述缺点吧!!!    
相关资源
  • 所需E币: 1
    时间: 2022-5-12 09:51
    大小: 2.51MB
    上传者: czd886
    高速、低功耗折叠内插模数转换器设计研究
  • 所需E币: 1
    时间: 2021-4-10 21:46
    大小: 2.64MB
    上传者: ZHUANG
    基于列率内插分层编码的无损图像压缩及其DSP实现
  • 所需E币: 5
    时间: 2019-12-25 15:35
    大小: 274KB
    上传者: 238112554_qq
    时延估计是雷达、声纳等领域经常遇到的一个问题,提出了利用相关计算法实现时延估计,并通过互谱插值提高估计精度.结合FPGA器件特性,运用VHDL语言编程,实现了整个相关算法.利用QuartusⅡ和Matlab软件进行了联合仿真,结果证明了设计的正确性时延估计算法的FPGA实现袁慧琴,尚俊娜,赵知劲(杭州电子科技大学通信学院,浙江杭州310018)摘要:时延估计是雷达、声纳等领域经常遇到的一个问题,提出了利用相关计算法实现时延估计,并通过互谱插值提高估计精度。结合FPGA器件特性,运用VHDL语言编程,实现了整个相关算法。利用QuartusⅡ和Matlab软件进行了联合仿真,结果证明了设计的正确性。关键词:时延估计内插FPGA时延估计是国际信号处理领域十分活跃的研究课率,通常有两种方法:提高采样频率和相关峰插值。采样频题,其技术随着目标定位需求的提高而得到不断的发率越高,估计误差越小,但是采样频率越高对芯片的性能展。时延估计的基本方法是相关计算法,其主要思想要求也就越高。例如,要求lns的估计‘误差时,时钟频率就是.:若一路信号是另一路信号的移位,则利用互相关技……
  • 所需E币: 3
    时间: 2019-6-7 10:11
    大小: 678.04KB
    上传者: royalark_912907664
    针对高速数据解调器中的位同步,给出一种高速并行结构。通过实时更新滤波器系数,同时实现滤波、内插、抽取功能,滤波器组输出速率降低为符号速率。给出了滤波器系数的计算过程及具体方法,分析结果表明该并行结构有效的降低了实时运算的复杂度。