原创 高精度时间间隔测量方法综述

2012-12-3 10:19 4441 27 30 分类: FPGA/CPLD 文集: TDC

本文以附件形式上传:

高精度时间间隔测量方法综述

孙 杰  潘继飞

(解放军电子工程学院,安徽合肥,230037)

0引言

时间有两种含义,一种是指时间坐标系中的某一刻;另一种是指时间间隔,即在时间坐标系中两个时刻之间的持续时间,因此,时间间隔测量属于时间测量的范畴。

时间间隔测量技术在通信、雷达、卫星及导航定位等领域都有着非常重要的作用,因此,如何高精度测量出时间间隔是测量领域一直关注的问题。本文详细分析了目前国内外所采用的高精度时间间隔测量方法,指出其发展趋势,为研究新的测量方法指明了方向。

1 电子计数法

1.1 测量原理与误差分析

在测量精度要求不高的前提下,电子计数法是一种非常好的时间间隔测量方法,已经在许多领域获得了实际应用,其测量原理如图1所示:

1.jpg

图1 电子计数法测量时间间隔基本原理

量化时钟频率为f0,对应的周期T0=1/f0,在待测脉冲上升沿计数器输出计数脉冲个数M,N,T1,T2为待测脉冲上升沿与下一个量化时钟脉冲上升沿之间的时间间隔,则待测脉冲时间间隔Tx为:

                     Tx=(N-M)*T0+T1-T2                            (1)

然而,电子计数法得到的是计数脉冲个数M,N,因此其测量的脉冲时间间隔为:

                              Tx' =(N-M)*T0                               (2)

比较表达式(1)(2)可得电子计数法的测量误差为Δ=T1-T2,其最大值为一个量化时钟周期T0,产生的原因是待测脉冲上升沿与量化时钟上升沿的不一致,该误差称为电子计数法的原理误差。

除了原理误差之外,电子计数法还存在时标误差,分析表达式(2)得到:

                        ΔT'x=Δ(N-M)*T0+(N-M)*ΔT0                     (3)

比较表达式(3)(2):

                                                      (4)

根据电子计数法原理,,,因此:

                                                         (5)

即为时标误差,其产生的原因是量化时钟的稳定度,可以看出待测脉冲间隔越大,量化时钟的稳定度导致的时标误差越大。

——————————————分割线————————————————————————————

      文章中提到的延迟线内插法,就是本人目前采用的方法,在FPGA中实现TDC功能。文章中总结了这个方法的缺点,我觉得很有道理,摘录在此:

      其缺点是测量精度受限于LSB(为百皮秒量级)。其误差来源主要包括以下四方面:一是量化误差,即一个延迟单元的时间,减少量化误差带来的是延迟单元的增加,设备量的庞大。二是延迟线集成非线性,由于在集成过程中不可能做到各个延迟单元完全一致,导致各个延迟单元的延迟时间不相等,对外表现为非线性效应,矫正的方法有平均法、矢量法等。三是随机变化,由延迟单元的自身温度和供电电压变化引起。四是时间抖动,包括时钟的抖动和延迟单元信号触发开关的时间抖动。

 

      另外文章中提到的参考文献【6】和【7】,举了一个TDC例子,测量范围是0~43s,测量分辨率200ps。也许是当时条件所限,其实这个测量范围是有条件可无限扩展,另外,测量分辨率目前也有10ps的出现了。至于文献中的例子为何只能做到200ps,也许就是因为其无法想到办法克服上述缺点吧!!!

 

 

PARTNER CONTENT

文章评论3条评论)

登录后参与讨论

用户3594167 2016-3-28 11:33

很好的文章,谢谢

用户1748616 2014-4-29 09:53

多谢分享!很有帮助!

用户1357951 2013-9-5 15:14

文章不错。谢谢!

用户55117 2007-1-22 19:10

你好,关于充电器的改造,我现在也面临发热过得的问题,但是你的技术太高,看了半天没看明白,想向你请教一下。qq 494793105

用户72745 2007-1-6 21:23

你好,我也是得伟工具爱好者,希望一起交流,请你加我。QQ273174891 旺旺yc7731

用户1053025 2006-9-12 17:02

强悍!博主和我一样,属于老实原创的人。呵呵
相关推荐阅读
coyoo 2024-12-25 14:13
ALTERA Cyclone 10器件的使用-8:特定的上电顺序
概述 Intel 要求用户为其10代FPGA器件使用特定的上电和掉电顺序,这就要求用户在进行FPGA硬件设计的时候必须选择恰当的FPGA供电方案,并合理控制完整的供电上电顺序。经过在Cyclone 1...
coyoo 2024-12-22 11:46
AD9218子板在新处理板上表现的问题
概述 新的数据处理板融合了数字和数据处理功能模块,计划采用ADI的4通道串行ADC芯片代替之前的并行ADC。由于初次使用,所以初次设计时预留了AD9218的子板的插槽。 在调试AD9633功能的同时并...
coyoo 2024-12-14 17:15
在Cyclone 10 GX器件上实现高精度TDC探索
概述 Cyclone 10 GX器件的ALM结构与Cyclone V类似,所以在Cyclone 10 GX器件上实现TDC功能理论上是可以完全参考甚至移植自Cyclone V系列的成功案例。但是,现实...
coyoo 2024-12-10 13:28
Cyclone V GX FPGA设计TDC的优化问题
概述 通过前面的研究学习,已经可以在CycloneVGX器件中成功实现完整的TDC(或者说完整的TDL,即延时线),测试结果也比较满足,解决了超大BIN尺寸以及大量0尺寸BIN的问题,但是还是存在一些...
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
EE直播间
更多
我要评论
3
27
关闭 站长推荐上一条 /3 下一条