广告
文章
coyoo 2020-4-13 15:19
原创 用SI9000控制阻抗,并得出各种叠层走线参数
1、差分表层(1B) 2、差分内层(1B2A) 3、差分内层(2B1A) 4、单端表层(1B) 5、单端内层(1B2A) ...
coyoo 2020-4-1 15:29
中国进出口商品运输路线图-2011年
试试翻转下:
coyoo 2020-3-31 11:38
原创 LTspice导入其它厂家器件现有的spice模型
最近在使用LTspice仿真由三极管搭建的放大电路,在选用罗姆的三极管2SC4083的时候,从罗姆的官网下载了其spice模型文件,这个文件后缀是lib。这里介绍一种方法 ...
coyoo 2020-3-20 14:54
共基极放大器,共基极放大器放大电路 (转)
共基极放大器,共基极放大器放大电路 交流信号电压叠加在直流电压上,使晶体管基极、发射极之间的正向电压发生变化,通过晶体管的控制作用,使集电极电 ...
coyoo 2019-10-31 17:09
原创 FPGA Based TDC的编码器
编码方法: 顺序查找:利用for循环,从tc的第0位依次遍历到第一个0-1(或1-0)跳变的位置,输出跳变处的位置序号,完成编码。顺序查找法比较直观,无 ...
coyoo 2019-10-31 09:56
码密度测试
FPGA芯片中,受到布局布线以及PVT的影响,无法使得每个延迟单元的延迟时间完全一致,更重要的问题在于我们需要获取每个延迟单元的bin-width,此时可以采用码密 ...
coyoo 2019-8-26 17:48
原创 对应Xilinx的PCIe DMA写操作仿真问题的解决
问题描述:EP端发起了DMA写,但是RP侧并未收到DMA写的TLP,但是收到了写完成的中断TLP。 参考了Xilinx官网论坛这个帖子,解决了这个问题: https://forums.xi ...
coyoo 2019-8-15 11:16
原创 32位存储器写任务
完成剩下的DS端口模型任务函数学习,本文来看看存储32bit写,首先复习下32-bit地址存储器写TLP的头部格式,如下图所示: 图1:32位地址存储器写TLP头部格式 ...
coyoo 2019-8-14 16:05
原创 在ModelSim里添加带路径的文件
最近在仿真Xilinx的PCIe,用的是其xapp1052下的参考工程,这个工程基于vivado,默认使用vivado自带的仿真器,如果转换成ModelSim的话,vivado会后台自动生成一 ...
coyoo 2019-8-14 12:20
原创 如何理解Xilinx的BMD?
BM是Bus Master的缩写,其中D是DMA。xapp1052讲使用PCIe的系统中通常有两种硬件实现的DMA,一种是系统DMA(System DMA),另外一种是总线主机DMA。 系统DMA ...
coyoo 2019-8-14 11:35
原创 如何获取PCIe BAR
从网上找到一段话:“pc上电初始化的时候,BIOS接管pc的初始化工作,分配管理内存,分配管理io空间, 所以开始会扫描主板上的pci设备,并且为扫描到的pci ...
coyoo 2019-8-8 15:19
原创 创建PCIe空间映射子函数
BAR初始化第一步,即BAR_SCAN子函数了解完了,下面我们了解初始化第二步,即TSK_BUILD_PCIE_MAP函数。再次复习下BAR初始化步骤( 在TSK_BAT_INIT任务里面其实 ...
coyoo 2019-8-8 14:46
原创 Type0配置写函数
在前面了解PCI配置空间、TLP以及Type0配置读的基础上,本文介绍Type0配置写子函数。该子函数产生一个Type0配置写TLP,先来看具体代码: /*************** ...
coyoo 2019-8-8 12:59
原创 BAR空间扫描子程序学习(TSK_BAR_SCAN)
前面博文有介绍在仿真测试功能代码里前面几步分别是设置仿真时间(以防止仿真被无休止挂起)、系统初始化(等待复位被释放以及链路链接ok)、BAR空间初始化等等 ...
coyoo 2019-8-8 12:46
原创 学习PCI配置空间(TSK_TX_TYPE0_CONFIGURATION_READ)
PCI总线定义了两类配置请求,一个是Type00h配置请求,另一个是Type 01h配置请求。 其中HOST主桥或者PCI桥使用Type 00h配置请求,访问与HOST主桥或者PCI桥 ...
广告
关闭 热点推荐上一条 /5 下一条