coyoo的文章-第4页-面包板社区

 

文章

coyoo 2024-5-3 17:01: 原创 SiPM偏置电压源输出测试; 更换高压偏压源输出端连接的电感概述滨松电源C14156手册中给出其输出并不是直接驱动MPPC，而且串接一个“Chip Inductor”之后再驱动MPPC，如图1 ...; 1062 4 4 4

SiPM MPPC 原创奖励

coyoo 2024-5-2 09:51: 原创 ALTERA Cyclone 10器件的使用 - 3 （可重用模块设计教程）; 可重用模块设计教程概述 SiPM读出测试系统后端硬件重新规划了一块测试板，读出系统送出的信号在该测试板上进行处理，该测试板将替换之前的信号处理 ...; 937 3 0 3

模块重用 CYCLONE 10 GX 原创奖励

coyoo 2024-4-20 13:37: 原创 QII17.0添加器件库; QII17.0添加器件库概述安装Quartus II的时候为了节省硬盘空间，有时候会有选择地只安装自己用的器件，所以当有新的项 ...; 793 6 0 6

QII17 INTEL 原创奖励

coyoo 2024-4-20 13:19: 原创在进行基于FPGA的TDC设计时对HIT路径进行管理; 在进行基于FPGA的TDC设计时对HIT路径进行管理概述 HIT用于描述TDC的输入，即TDC用于记录每次“撞击”的时间信息。 ...; 887 6 0 6

TDC HIT 原创奖励

coyoo 2024-4-20 11:36: 原创记录与ALTERA器件JTAG有关的一个问题; 翻看之前博客发现很多年前发布过与JTAG有关的博文，具体如下：第一个是与单JTAG链挂多个器件的事情： https://mbb.eet-china.com/blog/1010859-213144.html ...; 1608 10 3 6

JTGA ALTERA 原创奖励

coyoo 2024-4-20 11:13: 原创基于FPGA的TDC设计中使用PLL来模拟HIT; 基于FPGA的TDC设计中使用PLL来模拟HIT 概述在进行基于FPGA的TDC设计时，为了测试方便，一般通过PLL来模拟外部“HIT ...; 1376 6 1 6

PLL TDC HIT 原创奖励

coyoo 2024-4-20 10:41: 原创基于Cyclone V GX FPGA的TDC设计及测试结果分析; 基于Cyclone V GX FPGA的TDC设计及测试结果分析概述基于老工艺的FPGA的TDC已经经过验证测试，可以安全可靠的用于产品 ...; 1462 8 6 7

ALTERA TDC 5代CYCLONE 原创奖励

coyoo 2024-4-4 16:56: 原创 TCL脚本对文本文件中的数据提取操作; 项目调试的时候会产生很多类似的文本文件，这些文本文件可以在离线的时候进行处理。比如，最近需要对log文件里的某个或某几个参数进行提取，由于单个log文件中总 ...; 2338 8 0 5

TCL 原创奖励正则表达式

coyoo 2024-3-21 16:39: 原创 Cyclone V GX FPGA 逻辑单元结构分析; Cyclone V GX FPGA 逻辑单元结构分析概述手上有块Cyclone V的开发板，即SoCkit开发板，上面的FPGA器件是5CSXFC6D6F31C8ES。这个片子是28nm工艺， ...; 1294 7 0 7

TDC CYCLONE V 原创奖励

coyoo 2024-3-13 16:48: 原创极零相消电路测试; 极零相消电路的硬件配置需要根据前端信号源输出电容来确定，根据我们的系统大致测算前端输出电容的充放电时间常数在40~50ns之间。所以最开始选用的配置是3.3nF和 ...; 1829 9 0 5

PZC SiPM 原创奖励

coyoo 2024-3-8 13:15: 原创极零相消在实际电路中的应用; 极零相消在实际电路中的应用概述极零相消也被称为极零补偿（PZC， Pole-Zero Cancellation/Compensation），最近针对PZC电路有过几轮讨论，个人也有 ...; 5404 10 1 5

MPPC PZC 原创奖励

coyoo 2024-3-1 12:00: 原创从极零相消得到的一些思考; 这几天上头给出一个参考电路，并对比项目中电路进行了几轮来回讨论。数字工程师介入模拟电路的讨论、设计，而且投入实际应用，可能遇到很多挫折、打击，回头看看 ...; 1412 5 0 5

PZC MPPC SiPM 放大器原创奖励

coyoo 2024-1-19 14:42: 原创 Quartus Prime是否隐藏了ECO功能？(答案已找到：仅部分高端器件支持); QPP（Quartus Prime Pro）版本为22.4，开发中，打开Chip Planner，发现其Editing mode里的ECO - “器件型号”选项是灰色的，入下图所示：所以打开Chip Plan ...; 1899 7 0 2

QPP Quartus Prime Pro ECO

coyoo 2024-1-16 15:46: 原创 ALTERA CYCLONE 10器件使用 - 2; 最近在讨论Cyclone 10 GX器件的使用时，有关其高速串行接口（GXB或XCVR或tranceiver）的接法，参考了ALTERA的PCI-e开发板。PCIe接口就不说了，这个板子还使用了 ...; 1215 2 0 2

SFP SFF Cyclone 10 GX

coyoo 2024-1-12 17:14: 原创 ALTERA Cyclone 10器件的使用 - 1; 概述在 Cyclone V 基础上解决了 TDC 实现（已在板测试通过）的问题，下一代产品应该采用新的 F ...; 1045 3 0 3

ALTERA FPGA INTEL CYCLONE 10

1 2 345 6 7 8 9 10 ... 27 / 27 页下一页

关闭站长推荐

上一条

/3

下一条