coyoo的文章-第5页-面包板社区

 

文章

coyoo 2023-9-28 09:26: 原创 Intel（ALTERA）ECO功能; 在老版Quartus II软件中使用ECO的时候，LUT掩码等效的逻辑等式中，各种操作符如下图所示更详细内容可以参考：http://www2.informatik.uni-freiburg.de/~fei ...; 2907 9 2 10

ECO

coyoo 2023-9-16 15:07: 原创这个位置约束警告是什么意思？; Warning(23064): Output pin "s" of module instance "primitive_carry:gen .mycarry" is not connected. Its options will not be propagated. War ...; 1632 5 0 5

TDC 位置约束

coyoo 2023-9-14 11:16: 原创 Cyclone10GX位置约束问题; 这个问题应该从CycloneV时代就开始存在，主要是因为FPGA逻辑资源中LAB模块的位置定义的XY坐标对应的资源有差异。LAB资源的这种差异体现在纵向坐标，即X列。我们 ...; 2601 8 0 8

FPGA altera cyclone10gx

coyoo 2023-9-8 11:21: TOF-PET与Non-TOF-PET; 背景：基于飞行时间技术(time of flight，tof)的正电子发射断层成像(position emission tomography，pet)与传统的pet(non-tof-pet)成 ...; 986 5 0 5

TOF Non-TOF PET

coyoo 2023-9-5 16:53: 相同RO代码在不同次编译情况下实现的结果差异; 同样的RO代码在不同次编译的情况得到不同的编译结果，看图显示： 1. 大部分情况获得48个组合环节点 2. 偶尔情况下，获得72个环节点如下图所示，这种情况 ...; 1519 10 0 10

Ring Oscillator

coyoo 2023-9-5 15:05: 原创 Quartus Prime Pro如何在代码里插入综合属性; 在直接使用ALTERA基础单元的时候，经常遇到编译器会对这些基础单元采取综合优化手段。用户如何使编译软件不采取此手段呢？就是在代码输入的时候，给相关的信号、 ...; 3098 6 0 6

Quartus Prime Pro

coyoo 2023-9-5 14:50: VHDL写的RTL级利用LCELL实现的延时环（记录）; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY forced_delay IS GENERIC (N : INTEGER := 20); --number of forced delay buffers PORT ( din ...; 766 4 0 4

coyoo 2023-9-5 12:29: 原创 HDL综合保留属性; 使用ALTERA器件和其编译软件设计逻辑电路的时候，经常会遇到逻辑单元被综合优化掉的事情。这时候可以通过添加综合“保留”属性来将不希望被综合优化掉的信号节点 ...; 757 5 0 5

ALTERA INTEL CYCLONE V 10 GX

coyoo 2023-8-9 16:06: CML差分理解（转）; https://blog.csdn.net/qq_32437519/article/details/128499947 https://blog.csdn.net/qq_32437519/article/details/128499947 在上述链接文章给出了CML电 ...; 1944 9 0 3

coyoo 2023-1-3 14:47: 2023年度可转债到期税前收益率排名记录; 一、1月份期初排名 1月30日：; 4676 15 0 15

基金可转债

coyoo 2022-11-11 10:30: 安森美逻辑门使用问题; 安森美的逻辑或门MC100EP01是4输入或门，每个输入是单端的ECL电平，如果前端驱动信号为差分LVPECL电平信号的话，该如何连接呢？实际应用的时候，直接将前端LVPEC ...; 3245 11 0 4

OR Gate 安森美

coyoo 2022-11-8 17:22: 通过SMB+同轴电缆+BNC连示波器测量信号; 当电缆长度不同的时候，测量结果会有差异。同样的信号，首先用的是电缆长度是5米，其测量结果如下图所示，可以看到信号基线上有一簇一簇连续的类似“震荡”波形 ...; 2021 11 0 5

示波器 SMB BNC

coyoo 2021-6-29 09:40: 原创 ModelSim源文件编译语法错误解决; . Syntax error near “non-printable character with the hex value ‘0xef“ 手打了一个简单的源文件，ModelSim编译的时候出现几条类似上述的语法错误。由 ...; 18582 39 0 39

ModelSim

coyoo 2021-6-28 16:07: 原创 Generate复用语句仿真时添加信号到波形窗口问题; 问题描述： Verilog使用Gnerate+for循环复用逻辑，在添加每个复用模块里的信号在ModelSim波形窗口进行观测的时候，发现添加失败。一般的添 ...; 3484 11 0 11

generate

coyoo 2021-6-28 16:03: 原创 ModelSim仿真使用优化选项出现的问题; 版本：ModelSim 64 10.7 问题：当进行仿真的时候，脚本里命令为：“vsim -L lpm -L altera -L sgate -L lpm_ver -L altera_ver -L sgate_ver -L altera_mf_QII17 ...; 8925 14 0 14

ModelSim

1 2 3 456 7 8 9 10 ... 27 / 27 页下一页

关闭站长推荐

上一条

/3

下一条