原创 Quartus Prime Pro如何在代码里插入综合属性

2023-9-5 15:05 3098 6 6 分类: FPGA/CPLD 文集: ALTERA FPGA
在直接使用ALTERA基础单元的时候,经常遇到编译器会对这些基础单元采取综合优化手段。用户如何使编译软件不采取此手段呢?就是在代码输入的时候,给相关的信号、变量等赋予综合属性。使用Quartus软件很容易为代码添加相应的综合属性,具体办法就是打开对应的HDL源文件,然后在软件的Edit菜单下找到“Insert Templates”菜单项(即菜单命令)会弹出该命令窗口,如下图所示,用户可以选取对应的综合属性添加,这些属性都有现成的模板。

添加上述综合属性的目的,就是解决下述问题:

Warning(14284): Synthesized away the following node(s): 

Warning(14285): Synthesized away the following node(s) of type LCELL buffer: 

Warning(14320): Synthesized away node "inst18" 

Warning(14320): Synthesized away node "inst19" 

Warning(14320): Synthesized away node "inst3|u_TDL_CC_Top|a_sig[511]" 

Warning(14320): Synthesized away node "inst3|u_TDL_CC_Top|a_sig[510]" 

........................................................................................................................................


Intel官网也有对应保留信号用于测试、调试用的综合属性说明:https://www.intel.com/content/www/us/en/docs/programmable/683236/21-4/preserving-signals-for-monitoring-and.html

作者: coyoo, 来源:面包板社区

链接: https://mbb.eet-china.com/blog/uid-me-1010859.html

版权声明:本文为博主原创,未经本人允许,禁止转载!

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
6
关闭 站长推荐上一条 /3 下一条