原创 CML差分理解（转）

 2023-8-9 16:06  1925 9 3 分类: FPGA/CPLD 文集: 模拟电子

https://blog.csdn.net/qq_32437519/article/details/128499947

在上述链接文章给出了CML电平的详细分析，尤其关注在CML电平的输出结构。其中图2给出输出OUT+/-带50ohm负载并上拉到VCC，而图3给出OUT+/-在AC耦合后带上拉到VCC的50ohm负载。对图3的疑问：为何输出不是先驱动到50ohm上拉到VCC，然后再接AC耦合电容？

---------------------------------------------------------------

https://m.elecfans.com/article/1309825.html

上述链接文章讲述了LVDS、LVPECL以及CML三种常见差分的互联，尤其关注CML驱动LVPECL段落，给出几种AC耦合架构，此文描述，CML输出带50ohm上拉到VCC，再接AC耦合电路，与上篇文章给出的图3有区别，也就是上述我提出的疑问。

---------------------------------------------------------------------

https://www.cnblogs.com/time93/p/13246399.html

另外一篇接收三种常见差分互联

----------------------------------------------------------------------------

https://blog.csdn.net/chenhuanqiangnihao/article/details/110690098

注意，这一篇文章介绍了厂家CML驱动LVPECL的AC耦合模式，但是与前面文章不同的地方是CML驱动器输出并未给出50欧姆上拉到VCC电路，为何？难道文章默认CML驱动器包含了50欧姆上拉到VCC的电路了？

-----------------------------------------------------------------------

https://www.cnblogs.com/amxiang/p/16140520.html

这篇文章则专注介绍了，LVDS、LVPECL以及CML三种常见差分自己驱动自己，即LVDS驱动LVDS，LVPECL驱动LVPECL，CML驱动CML。同样，CML驱动CML的时候，驱动器外部并没有50欧姆上拉到VCC的结构。

文章评论（0条评论）

登录后参与讨论

我要评论

 0