原创 Intel(ALTERA)ECO功能

2023-9-28 09:26 2184 7 9 分类: FPGA/CPLD
在老版Quartus II软件中使用ECO的时候,LUT掩码等效的逻辑等式中,各种操作符如下图所示

更详细内容可以参考:http://www2.informatik.uni-freiburg.de/~feiten/teaching/floorplan_ex/tutorial_3.htm


Altera被Intel收购之后,Intel推出了QPP(Quartus Prime Pro)来代替之前的Quartus II软件(其实还有QPS,Quartus Prime Standard,即标准版本,开发老器件使用标准版本,开发10代及20nm以上进程器件则使用QPP,比如Cyclone 10 LP虽然是10代,但因为属于60nm工艺,依然只能使用标准版本开发),没有找到详细资料介绍二者的异同,也没有时间去逐一比较,也只能是遇到什么记录什么。

新的QPP或QPS软件对应逻辑等式中的操作符,似乎有了新的定义,更详细的内容可以参考QPP的手册中的设计优化章节内容:https://www.intel.com/content/www/us/en/docs/programmable/683641/21-3/modify-lutmask.html

新的操作符为: AND('&')OR('|')XOR('^')NOT('!')OPEN_BRACE('(')CLOSE_BRACE(')').

ECO

作者: coyoo, 来源:面包板社区

链接: https://mbb.eet-china.com/blog/uid-me-1010859.html

版权声明:本文为博主原创,未经本人允许,禁止转载!

给作者打赏,鼓励TA抓紧创作!

赞赏支持
点赞 7
赞赏0

文章评论1条评论)

登录后参与讨论

Liufd@2916 2023-12-4 20:21

前辈,您好!想咨询你基于FPGA的TDC设计问题
相关推荐阅读
coyoo 2023-09-16 15:07
这个位置约束警告是什么意思?
Warning(23064): Output pin "s" of module instance "primitive_carry:gen[20].mycarry" is not connected...
coyoo 2023-09-14 11:16
Cyclone10GX位置约束问题
这个问题应该从CycloneV时代就开始存在,主要是因为FPGA逻辑资源中LAB模块的位置定义的XY坐标对应的资源有差异。LAB资源的这种差异体现在纵向坐标,即X列。我们在Assignment Edi...
coyoo 2023-09-08 11:21
TOF-PET与Non-TOF-PET
背景:     基于飞行时间技术(time of flight,tof)的正电子发射断层成像(position emission tomography,pet)与传统的p...
coyoo 2023-09-05 16:53
相同RO代码在不同次编译情况下实现的结果差异
同样的RO代码在不同次编译的情况得到不同的编译结果,看图显示:1. 大部分情况获得48个组合环节点2. 偶尔情况下,获得72个环节点如下图所示,这种情况下比上述多占用一个节点,具体原因待查。...
coyoo 2023-09-05 15:05
Quartus Prime Pro如何在代码里插入综合属性
在直接使用ALTERA基础单元的时候,经常遇到编译器会对这些基础单元采取综合优化手段。用户如何使编译软件不采取此手段呢?就是在代码输入的时候,给相关的信号、变量等赋予综合属性。使用Quartus软件很...
EE直播间
更多
我要评论
1
7
1
2
3
4
5
6
7
8
9
0
关闭 站长推荐上一条 /3 下一条