原创 Intel(ALTERA)ECO功能

2023-9-28 09:26 2909 9 10 分类: FPGA/CPLD
在老版Quartus II软件中使用ECO的时候,LUT掩码等效的逻辑等式中,各种操作符如下图所示

更详细内容可以参考:http://www2.informatik.uni-freiburg.de/~feiten/teaching/floorplan_ex/tutorial_3.htm


Altera被Intel收购之后,Intel推出了QPP(Quartus Prime Pro)来代替之前的Quartus II软件(其实还有QPS,Quartus Prime Standard,即标准版本,开发老器件使用标准版本,开发10代及20nm以上进程器件则使用QPP,比如Cyclone 10 LP虽然是10代,但因为属于60nm工艺,依然只能使用标准版本开发),没有找到详细资料介绍二者的异同,也没有时间去逐一比较,也只能是遇到什么记录什么。

新的QPP或QPS软件对应逻辑等式中的操作符,似乎有了新的定义,更详细的内容可以参考QPP的手册中的设计优化章节内容:https://www.intel.com/content/www/us/en/docs/programmable/683641/21-3/modify-lutmask.html

新的操作符为: AND('&')OR('|')XOR('^')NOT('!')OPEN_BRACE('(')CLOSE_BRACE(')').

ECO

作者: coyoo, 来源:面包板社区

链接: https://mbb.eet-china.com/blog/uid-me-1010859.html

版权声明:本文为博主原创,未经本人允许,禁止转载!

PARTNER CONTENT

文章评论2条评论)

登录后参与讨论

coyoo 2024-2-20 15:26

Liufd@2916: 前辈,您好!想咨询你基于FPGA的TDC设计问题
啥问题?

Liufd@2916 2023-12-4 20:21

前辈,您好!想咨询你基于FPGA的TDC设计问题
相关推荐阅读
coyoo 2024-12-25 14:13
ALTERA Cyclone 10器件的使用-8:特定的上电顺序
概述 Intel 要求用户为其10代FPGA器件使用特定的上电和掉电顺序,这就要求用户在进行FPGA硬件设计的时候必须选择恰当的FPGA供电方案,并合理控制完整的供电上电顺序。经过在Cyclone 1...
coyoo 2024-12-22 11:46
AD9218子板在新处理板上表现的问题
概述 新的数据处理板融合了数字和数据处理功能模块,计划采用ADI的4通道串行ADC芯片代替之前的并行ADC。由于初次使用,所以初次设计时预留了AD9218的子板的插槽。 在调试AD9633功能的同时并...
coyoo 2024-12-14 17:15
在Cyclone 10 GX器件上实现高精度TDC探索
概述 Cyclone 10 GX器件的ALM结构与Cyclone V类似,所以在Cyclone 10 GX器件上实现TDC功能理论上是可以完全参考甚至移植自Cyclone V系列的成功案例。但是,现实...
coyoo 2024-12-10 13:28
Cyclone V GX FPGA设计TDC的优化问题
概述 通过前面的研究学习,已经可以在CycloneVGX器件中成功实现完整的TDC(或者说完整的TDL,即延时线),测试结果也比较满足,解决了超大BIN尺寸以及大量0尺寸BIN的问题,但是还是存在一些...
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
EE直播间
更多
我要评论
2
9
关闭 站长推荐上一条 /1 下一条