原创 Intel(ALTERA)ECO功能

2023-9-28 09:26 2865 9 10 分类: FPGA/CPLD
在老版Quartus II软件中使用ECO的时候,LUT掩码等效的逻辑等式中,各种操作符如下图所示

更详细内容可以参考:http://www2.informatik.uni-freiburg.de/~feiten/teaching/floorplan_ex/tutorial_3.htm


Altera被Intel收购之后,Intel推出了QPP(Quartus Prime Pro)来代替之前的Quartus II软件(其实还有QPS,Quartus Prime Standard,即标准版本,开发老器件使用标准版本,开发10代及20nm以上进程器件则使用QPP,比如Cyclone 10 LP虽然是10代,但因为属于60nm工艺,依然只能使用标准版本开发),没有找到详细资料介绍二者的异同,也没有时间去逐一比较,也只能是遇到什么记录什么。

新的QPP或QPS软件对应逻辑等式中的操作符,似乎有了新的定义,更详细的内容可以参考QPP的手册中的设计优化章节内容:https://www.intel.com/content/www/us/en/docs/programmable/683641/21-3/modify-lutmask.html

新的操作符为: AND('&')OR('|')XOR('^')NOT('!')OPEN_BRACE('(')CLOSE_BRACE(')').

ECO

作者: coyoo, 来源:面包板社区

链接: https://mbb.eet-china.com/blog/uid-me-1010859.html

版权声明:本文为博主原创,未经本人允许,禁止转载!

文章评论2条评论)

登录后参与讨论

coyoo 2024-2-20 15:26

Liufd@2916: 前辈,您好!想咨询你基于FPGA的TDC设计问题
啥问题?

Liufd@2916 2023-12-4 20:21

前辈,您好!想咨询你基于FPGA的TDC设计问题
相关推荐阅读
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
coyoo 2024-11-10 13:04
ALTERA Cyclone 10器件的使用-7:FPGA片内RAM资源利用率思考
概述 项目使用的FPGA目标器件为Cyclone 10 GX系列规模最大一颗料,由于功能升级增加了功能模块更多,发现器件片内RAM不够使用了。为了探索片内RAM使用的利用率问题,从代码RTL级与编译软...
coyoo 2024-11-10 12:30
转知乎:幽灵般的人体成像技术-PET
幽灵般的人体成像技术——PET - 知乎...
coyoo 2024-11-09 10:26
AD9633默认情况下调试记录(二)
概述 所谓默认情况,即如器件手册中图2所标示那样。对应AD9633的调试,除了涉及到ADC自身,还需要兼顾前端驱动器,系统中AD9633驱动器使用了差分运算放大器,这里不在赘述,笔者已有相关文章论述。...
coyoo 2024-11-07 10:40
AD9633默认情况下调试记录(一)
AD9633在旁路SPI接口时如何在FPGA逻辑中确认字边界概述 AD9633与FPGA之间的LVDS接口初调试,ADC可以通过SPI接口对其内部寄存器进行各项配置。在SPI接口未调通之前,对LVDS...
coyoo 2024-11-02 12:18
比较器检测模拟脉冲说明(三)
概述 继续说明(二)探讨的比较器使用问题,然后延展到高速比较器选型问题。第四次迭代已经修正了比较器与后级或门器件的互联端接问题,然而比较器输出仍然在较低参考阈值电压设置时出现了问题。本文主要探索该问题...
我要评论
2
9
关闭 站长推荐上一条 /2 下一条