原创 比较器检测模拟脉冲说明(四)

2024-12-3 12:20 1045 4 4 分类: 模拟 文集: SiPM(MPPC)测试


概述


说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解决的问题。本文在说明(三)的基础上,继续探讨为SiPM读出测试系统寻求合适的模拟脉冲检出方案。


前四代SiPM使用的高速比较器指标缺陷


由于前端模拟信号属于典型的指数脉冲,所以下降沿转换速率(Slew Rate)过慢,导致比较器检出出现不必要的问题。尽管比较器可以使能滞回(Hysteresis)模块功能,解决下降沿检出问题,但是使能滞回(Hysteresis)后,无法确保比较器参考阈值电平设置到足够低的水平,这样导致测试系统无法获取足够好的CTR结果。


而导致上述参考阈值电压设置问题的原因,就是MAX9601EUP器件的迟滞范围过大。借着说明(三)中的迟滞示意图,如图1,图中中间“滞回带”(实际应用中需要尽可能减小“滞回带”),对于MAX9601EUP来说最小只能配置到5mV左右。


图1:迟滞工作原理示意图


如图2所示,MAX9601EUP器件手册给出了该器件其迟滞参数可配置的范围,大致是从60mV到5mV左右。也就是为何在说明(三)中给出了,实际测试的时候,在开通迟滞功能后,比较器的参考阈值电压,最小只能设置到7mV,在6mV的时候,比较器输出就会丢失所有输入脉冲信号。所以,开通迟滞虽然可以解决让人头疼的比较器输出下降沿“台阶”和震荡问题,但是却带来另外的问题,即参考阈值电平设置受到了迟滞范围的影响。


图2:迟滞参数配置范围


除了上述指标缺陷外,在选择比较器的时候,还有一个容易忽视的指标,即输入偏移电压指标(input offset voltage)。MAX9601EUP的该指标在稳定室温情况下,最差是正负5mV,而在完整的工作温度范围内,该指标最差值是正负9mV。所以该指标也是导致系统CTR测量结果不理想原因。


总结


所以SiPM读出测试系统第四次迭代的结果,对于时间之路的研究并未得到理想的结果,需要更进一步迭代。需要选择更佳合适的比较器来替换当前使用的MAX9601EUP,目标选择的主要指标要求除了最初选择MAX9601EUP的要求外,着重关注滞回(Hysteresis)功能和输入偏移电压指标。比如,Hysteresis参数可以设置低至1mV左右,输入偏移电压最大值不超过1mV等。


参考

[1] Development of Multi-Channel Fast SiPM Readout Electronics for Clinical TOF PET Detector

[2] MAXIM, Dual ECL and Dual/Quad PECL, 500ps, Ultra-High-Speed Comparators

作者: coyoo, 来源:面包板社区

链接: https://mbb.eet-china.com/blog/uid-me-1010859.html

版权声明:本文为博主原创,未经本人允许,禁止转载!

PARTNER CONTENT

文章评论2条评论)

登录后参与讨论

Jun2024 2024-12-10 00:00

期待续更

开发工匠 2024-12-5 11:49

写大好,学习和参考,很适用
相关推荐阅读
coyoo 2024-12-25 14:13
ALTERA Cyclone 10器件的使用-8:特定的上电顺序
概述 Intel 要求用户为其10代FPGA器件使用特定的上电和掉电顺序,这就要求用户在进行FPGA硬件设计的时候必须选择恰当的FPGA供电方案,并合理控制完整的供电上电顺序。经过在Cyclone 1...
coyoo 2024-12-22 11:46
AD9218子板在新处理板上表现的问题
概述 新的数据处理板融合了数字和数据处理功能模块,计划采用ADI的4通道串行ADC芯片代替之前的并行ADC。由于初次使用,所以初次设计时预留了AD9218的子板的插槽。 在调试AD9633功能的同时并...
coyoo 2024-12-14 17:15
在Cyclone 10 GX器件上实现高精度TDC探索
概述 Cyclone 10 GX器件的ALM结构与Cyclone V类似,所以在Cyclone 10 GX器件上实现TDC功能理论上是可以完全参考甚至移植自Cyclone V系列的成功案例。但是,现实...
coyoo 2024-12-10 13:28
Cyclone V GX FPGA设计TDC的优化问题
概述 通过前面的研究学习,已经可以在CycloneVGX器件中成功实现完整的TDC(或者说完整的TDL,即延时线),测试结果也比较满足,解决了超大BIN尺寸以及大量0尺寸BIN的问题,但是还是存在一些...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
EE直播间
更多
我要评论
2
4
关闭 站长推荐上一条 /3 下一条