标签: 对策

       随着电子组件功能提升，各种电子产品不断朝向高速化方向发展，然而高性能化、多功能化、可携带化的结果，各式各样的EMC(Electro Magnetic Compatibility)问题，却成为设计者挥之不去的梦魇。        目前EMI(Electro Magnetic Interference)噪讯对策，大多仰赖设计者长年累积的经验，或是利用仿真分析软件针对框体结构、电子组件，配合国内外要求条件与规范进行分析，换句话说电子产品到了最后评鉴测试阶段，才发现、对策EMI问题，事后反复的检讨、再试作与对策组件的追加，经常变成设计开发时程漫无节制延长，测试费用膨胀的主要原因。        EMI主要发生源之一亦即印刷电路板(Printed Circuit Board，以下简称为PCB)的设计，自古以来一直受到设计者高度重视，尤其是PCB Layout阶段，若能够将EMI问题列入考虑，通常都可以有效事先抑制噪讯的发生，有鉴于此本文要探讨如何在PCB的Layout阶段，充分应用改善技巧抑制EMI噪讯的强度。          测试条件        如图1所示测试场地为室内3m半电波暗室，预定测试频率范围为30MHz~1000MHz的电界强度，依此读取峰值点(Peak Point)当作测试数据(图2)。          图3是被测基板A的外观，该基板为影像处理系统用电路主机板，动作频率为27MHz与54MHz，电路基板内建CPU、Sub CPU、FRASH，以及SDRAM×5、影像数据/数字转换处理单元、影像输出入单元，此外被测基板符合「VCCI规范等级B」的要求，测试上使用相同的电源基板(Board)与变压器(Adapter)。 　        首先针对被测基板A进行下列电路设计变更作业:        ‧CPU的频率线(Clock Line)追加设置EMI噪讯对策用滤波器(Filter)，与频率产生器(Clock Generator)( 图4)。        ‧影像输出入单元追加设置Common mode Choke Coil(DLWxxx系列)(图5)        ‧各IC电源输入线的Bypass Condenser与电源之间，追加设置Ferrite Beads(图6)。        ‧追加设置Bypass Condenser，使各IC的所有电源脚架，全部从基板电源层(Plane)通过Bypass Condenser提供电源(图7)。        各种EMI噪讯对策        a.EMI噪讯对策用电容        接着进行EMI测试获得图8的测试结果，根据测试结果再进行噪讯抑制设计作业，在此同时将设计变更的被测基板A的设计数据读入EMI噪讯抑制支持工具，并针对支持工具指出的主要部位，例如频率线、Bus导线Via周围，分散设置EMI噪讯对策用电容(图9)，主要原因是信号导线的return路径如果太长或是非连续状态时，EMI噪讯有增大之虞，为了缩短Return路径，因此设置连接电源与接地的电容。        图10～图13是改变上述电容容量时的EMI噪讯测试结果，根据测试结果显示，依照图14的频率范围设置的大容量EMI噪讯对策用电容DuF，可以抑制低频噪讯Level。虽然设置电容增加PCB的容量负载，不过为了要抑制噪讯，设置在各部位的电容频率特性，却可以发挥预期的EMI噪讯抑制效果。        实际应用时只要在频率导线、Bus导线等高频导线 图案(Pattern)附近、形成CPU、Return路径的内层面(Plane)的分断附近、形成噪讯出入口的基板侧面附近分散设置EMI噪讯对策用电容，就可以消除该部位周边的噪讯。        对各式各样基板外形、组件封装、导线的PCB而言，只要以一定间隔设置EMI噪讯对策用电容，同样可以获得分散性的噪讯抑制效果。 　 b.改变基板的层结构        接着针对被测基板A进行层结构改善，制作图15所示6层Built up被测基板B，它是利用「Pad on Via」与「雷射Via」加工技术，将上述被测基板A的外层信号线导线变成内层，使Return电流可能流入接地Plane，外层当作接地Plane包覆所有信号层。        改变被测基板结构主要理由是一般4层基板的Return路径，通常都设有可以通行电源Plane或是最短距离接地，因此在贯穿部位经常造成Return路径迂回问题，如果信号导线包覆接地Plan e，如此一来大部份的Return路径会流入接地 Plane，进而解决Return路径迂回的困扰，被测基板B就是根据上述构想制成 ，因此Return路径在PCB整体减少30%，同时缩减信号图案与Return路径构成的电流Loop距离，进而达成EMI噪讯抑制的目的。图16是被测基板B的各层结构图。 　        图16是被测基板B的EMI噪讯测试结果，根据测试结果显示包含利用外层接地Plane的遮蔽(Field)结构，与回避Return路径迂回的设计确实具有抑制EMI噪讯的效果，不过实际上各式各样的电路基板要作如此的层结构变更，势必面临制作成本暴增的困扰，尤其是所有信号导线都将Return路径列入设计考虑的话，几乎无法作业，因此Layout阶段尽量避免高频信号导线透过Via作布线，同时必需在该信号导线邻近的层设置接地Plane，藉此防止Return路径迂回或是分断，接地Plane之间以复数Via连接，Return路径利用复数Via作理想性的归返。 　        c.设置多点Grand接地        Return电流流动时PCB内的接地Plane会产生电位差，该电位差往往是EMI噪讯的发生原因之一，而且可能会通过PCB形成所谓的二次噪讯，因此将接地Plane与金属板作多点连接(图18、图19)，使PCB的侧面与中心位置得电位差均匀化，同时降低接地Plane本身的阻抗(Impedance)并抑制电压下降。        图20是多点接地后的EMI测试结果，由图可知低频领域EMI噪讯强度略为上升，不过200MHz以上时EMI噪讯受到抑制，这意味着多点接地的有效性获得证实。        d.铺设Shield        图21是在基板侧面铺设Shield的实际外观，具体方法是在基板侧面粘贴导电胶带，试图藉此抑制基板内层信号线、Via与电源Plane的噪讯，接着再与外层接地Plane连接，测试基板侧面的EMI噪讯遮蔽效果，图22是基板侧面铺设Shield的EMI测试结果，根据测试结果显示200MHz以下时EMI噪讯强度有下降趋势，甚至符合规范的Level，证实基板侧面铺设Shield确实可以抑制EMI噪讯。        实际制作PCB时在基板侧面铺设Shield，同样会面临成本上升的质疑，类似图23在基板侧面附近设置接地Plane与连续性贯穿Via的新结构，除了可是解决成本问题之外，还可以有效抑制基板侧面的EMI噪讯强度；图24是结合以上各种EMI噪讯对策的PCB测试结果。          结语        综合以上介绍的EMI噪讯对策，分别如下所示:        ‧设置EMI噪讯对策用电容        ‧回避Return路径迂回的基板层结构设计        ‧设置多点Grand接地        ‧基板侧面包覆Shield        实际上PCB得EMI噪讯对策会随着组件封装、导线、基板外形、层结构，与筐体限制出现极大差异，因此本文主要是探讨如何在PCB Layout阶段，充分应用EMI噪讯对策手法，根据一连串的对策中找出最符合制作成本，同时又可以满足规范要求的方法。

随着电子组件功能提升，各种电子产品不断朝向高速化方向发展，然而高性能化、多功能化、可携带化的结果，各式各样的EMC(Electro Magnetic Compatibility)问题，却成为设计者挥之不去的梦魇。 目前EMI(Electro Magnetic Interference)噪讯对策，大多仰赖设计者长年累积的经验，或是利用仿真分析软件针对框体结构、电子组件，配合国内外要求条件与规范进行分析，换句话说电子产品到了最后评鉴测试阶段，才发现、对策EMI问题，事后反复的检讨、再试作与对策组件的追加，经常变成设计开发时程漫无节制延长，测试费用膨胀的主要原因。 EMI主要发生源之一亦即印刷电路板(Printed Circuit Board，以下简称为PCB)的设计，自古以来一直受到设计者高度重视，尤其是PCB Layout阶段，若能够将EMI问题列入考虑，通常都可以有效事先抑制噪讯的发生，有鉴于此本文要探讨如何在PCB的Layout阶段，充分应用改善技巧抑制EMI噪讯的强度。 测试条件 如图1所示测试场地为室内3m半电波暗室，预定测试频率范围为30MHz~1000MHz的电界强度，依此读取峰值点(Peak Point)当作测试数据(图2)。 图3是被测基板A的外观，该基板为影像处理系统用电路主机板，动作频率为27MHz与54MHz，电路基板内建CPU、Sub CPU、FRASH，以及SDRAM×5、影像数据/数字转换处理单元、影像输出入单元，此外被测基板符合「VCCI规范等级B」的要求，测试上使用相同的电源基板(Board)与变压器(Adapter)。 首先针对被测基板A进行下列电路设计变更作业: ‧CPU的频率线(Clock Line)追加设置EMI噪讯对策用滤波器(Filter)，与频率产生器(Clock Generator)( 图4)。 ‧影像输出入单元追加设置Common mode Choke Coil(DLWxxx系列)(图5) ‧各IC电源输入线的Bypass Condenser与电源之间，追加设置Ferrite Beads(图6)。 ‧追加设置Bypass Condenser，使各IC的所有电源脚架，全部从基板电源层(Plane)通过Bypass Condenser提供电源(图7)。 各种EMI噪讯对策 a.EMI噪讯对策用电容 接着进行EMI测试获得图8的测试结果，根据测试结果再进行噪讯抑制设计作业，在此同时将设计变更的被测基板A的设计数据读入EMI噪讯抑制支持工具，并针对支持工具指出的主要部位，例如频率线、Bus导线Via周围，分散设置EMI噪讯对策用电容(图9)，主要原因是信号导线的return路径如果太长或是非连续状态时，EMI噪讯有增大之虞，为了缩短Return路径，因此设置连接电源与接地的电容。 图10～图13是改变上述电容容量时的EMI噪讯测试结果，根据测试结果显示，依照图14的频率范围设置的大容量EMI噪讯对策用电容DuF，可以抑制低频噪讯Level。虽然设置电容增加PCB的容量负载，不过为了要抑制噪讯，设置在各部位的电容频率特性，却可以发挥预期的EMI噪讯抑制效果。 实际应用时只要在频率导线、Bus导线等高频导线 图案(Pattern)附近、形成CPU、Return路径的内层面(Plane)的分断附近、形成噪讯出入口的基板侧面附近分散设置EMI噪讯对策用电容，就可以消除该部位周边的噪讯。 对各式各样基板外形、组件封装、导线的PCB而言，只要以一定间隔设置EMI噪讯对策用电容，同样可以获得分散性的噪讯抑制效果。 　 b.改变基板的层结构 接着针对被测基板A进行层结构改善，制作图15所示6层Built up被测基板B，它是利用「Pad on Via」与「雷射Via」加工技术，将上述被测基板A的外层信号线导线变成内层，使Return电流可能流入接地Plane，外层当作接地Plane包覆所有信号层。 改变被测基板结构主要理由是一般4层基板的Return路径，通常都设有可以通行电源Plane或是最短距离接地，因此在贯穿部位经常造成Return路径迂回问题，如果信号导线包覆接地Plan e，如此一来大部份的Return路径会流入接地 Plane，进而解决Return路径迂回的困扰，被测基板B就是根据上述构想制成 ，因此Return路径在PCB整体减少30%，同时缩减信号图案与Return路径构成的电流Loop距离，进而达成EMI噪讯抑制的目的。图16是被测基板B的各层结构图。 图16是被测基板B的EMI噪讯测试结果，根据测试结果显示包含利用外层接地Plane的遮蔽(Field)结构，与回避Return路径迂回的设计确实具有抑制EMI噪讯的效果，不过实际上各式各样的电路基板要作如此的层结构变更，势必面临制作成本暴增的困扰，尤其是所有信号导线都将Return路径列入设计考虑的话，几乎无法作业，因此Layout阶段尽量避免高频信号导线透过Via作布线，同时必需在该信号导线邻近的层设置接地Plane，藉此防止Return路径迂回或是分断，接地Plane之间以复数Via连接，Return路径利用复数Via作理想性的归返。 c.设置多点Grand接地 Return电流流动时PCB内的接地Plane会产生电位差，该电位差往往是EMI噪讯的发生原因之一，而且可能会通过PCB形成所谓的二次噪讯，因此将接地Plane与金属板作多点连接(图18、图19)，使PCB的侧面与中心位置得电位差均匀化，同时降低接地Plane本身的阻抗(Impedance)并抑制电压下降。 图20是多点接地后的EMI测试结果，由图可知低频领域EMI噪讯强度略为上升，不过200MHz以上时EMI噪讯受到抑制，这意味着多点接地的有效性获得证实。 d.铺设Shield 图21是在基板侧面铺设Shield的实际外观，具体方法是在基板侧面粘贴导电胶带，试图藉此抑制基板内层信号线、Via与电源Plane的噪讯，接着再与外层接地Plane连接，测试基板侧面的EMI噪讯遮蔽效果，图22是基板侧面铺设Shield的EMI测试结果，根据测试结果显示200MHz以下时EMI噪讯强度有下降趋势，甚至符合规范的Level，证实基板侧面铺设Shield确实可以抑制EMI噪讯。 实际制作PCB时在基板侧面铺设Shield，同样会面临成本上升的质疑，类似图23在基板侧面附近设置接地Plane与连续性贯穿Via的新结构，除了可是解决成本问题之外，还可以有效抑制基板侧面的EMI噪讯强度；图24是结合以上各种EMI噪讯对策的PCB测试结果。 结语 综合以上介绍的EMI噪讯对策，分别如下所示: ‧设置EMI噪讯对策用电容 ‧回避Return路径迂回的基板层结构设计 ‧设置多点Grand接地 ‧基板侧面包覆Shield 实际上PCB得EMI噪讯对策会随着组件封装、导线、基板外形、层结构，与筐体限制出现极大差异，因此本文主要是探讨如何在PCB Layout阶段，充分应用EMI噪讯对策手法，根据一连串的对策中找出最符合制作成本，同时又可以满足规范要求的方法。 EMI/EMC设计讲座（一）PCB被动组件的隐藏特性解析 EMI/EMC设计讲座（二）磁通量最小化的概念 EMI/EMC设计讲座（三）传导式EMI的测量技术 EMI/EMC设计讲座（四）印刷电路板的映像平面 EMI/EMC设计讲座（五）映像平面的分割与隔离 EMI/EMC设计讲座（六 ） 多层通孔和分离平面的概念 EMI/EMC设计讲座（七）印刷电路板的EMI噪讯对策技巧

多层印制电路板的分层原因与对策 1 引言     MLB是将3层以上的导电图形层与绝缘材料层交替地层压粘合在一起而成的 印制电路板 ，其层间导电图形按设计要求互连。它是现代电子装置中为适应电子产品向高速传输、多功能、大容量、低功耗、便携方向发展的必然产物。与双面板相比，多层板主要有以下优点：     1）装配密度高、体积小、重量轻；     2）由于装配密度高，各组件（包括元器件）间的连续减少，因而提高了可靠性；     3）可以增加布线层，从而加大了设计的灵活性；     4）能构成具有一定阻抗的电路；     5）可形成高速传输电路；     6）可设置电路和磁路屏蔽层，以及金属芯散热层，可满足屏蔽、散热等特种功能的需要；     7）安装简单，可靠性高，具有保密性。     多层板因其密度高、层数多，使加工制造难度较大，一旦出现故障，几乎没有返修余地。因此预防和解决多层板生产过程中的质量故障，提高成品率，降低消耗，成为多层板生产的首要问题。     可以看出，在这些质量故障中，分层占有很大比例。如果解决了多层板分层的质量故障，就可以大大提高多层板的成品率。下面讨论导致多层板分层的原因及解决的办法。 2. 预浸渍材料（俗称半固化片或粘结片）失效     预浸渍材料是由树脂和载体构成的一种片状材料。其中的树脂是处于B－阶段，在温度和压力作用下，具有流动性并能迅速固化并完成粘结过程，与载体一起构成绝缘层。半固化片具有以下特点：     1）树脂含量均匀；     2）挥发物质含量非常低；     3）能控制树脂动态粘度；     4）树脂流动性均匀适宜；     5）符合规定的凝胶时间。     正因为半固化片具有以上特点，所以它对于存放环境具有特殊要求。最好存放在10℃～20℃下的真空箱中。在不具备真空箱的情况下，就存放在相对湿度小于50％的环境中。这样，半固化片的有效期可达3个月～6个月。     半固化片作为一种重要的粘结剂，其质量的好坏将直接影响层压质量。在多数情况下，多层板的分层都是由于半固化片的失效而造成的。目前我们采用的半固化片为2116型，其主要性能指标如表1所示。 表1半固化片的主要性能 树脂含量/％  凝胶时间/s  流动度/％  硬化厚度/mm  挥发物质最大含量/％   53±3  180±30  31±5  0.11±0.013  0.5     在这几项性能指标中，流动度的测量最为方便与快捷。我们就以它为指标来判断半固化片的质量状况。在半固化片刚进厂的两个月内，每月测试一次，当其流动度处于26％～36％时，就可以使用。两个月后，就必须每半月测试一次，这样才能有效地监控半固化片的老化程度。当其流动度低于25％时，就说明树脂已经部分发生了由B－阶段向C－阶段的转化，已不利于分子间的扩散与渗透，从而降低了粘结力，造成分层。这时的半固化片应报废，不能再使用。因此，加强对半固化片的定期监测是解决由半固化片失效而引起的多层板分层的主要手段。 3. 层的湿度或挥发物含量过高     在多层板的压制过程中，由于树脂的固化过程要在160℃～170℃的高温下完成，如果内层的湿度或挥发物含量过高，就会造成水分与挥发物的大量蒸发。内层气体在向外蒸发的过程中，就会在铜箔与粘接材料之间形成一条气体通道，降低铜箔与粘结材料的有效结合面积，从而降低结合力，产生分层。     对于此类问题，最有效的解决办法就是在内层处理完毕后，一定要进行充分地烘烤，温度应控制在120℃，时间为15min～20min分钟，这样就可以有效地防止此类质量故障的产生。 4. 内层处理不当     目前，印制电路板行业普遍采用的内层处理工艺方法有以下3种：     1）粗化处理工艺；     2）黑化工艺(CuO);     3)红化工艺（Cu2O）。     所谓粗化工艺就是通过化学弱腐蚀的方法在内层铜箔表面形成凹凸不平的微观粗糙表面；黑化和红化也是通过化学反应在内层铜箔表面上形成一层铜的氧化物。     它们的共同目的都是为了增加内层粘接面的比表面积，从而提高结合力，而粗化程度不够或氧化层晶体太长、太短，都会导致结合力下降，从而产生分层。     出现此类质量问题，最主要的原因是工艺参数控制不当。有效的解决办法就是每次在工作之前都应对各种溶液进行分析调整或更换，保持溶液处于最佳工作状态。另外，很重要的一条经验就是“察颜观色”。所谓察颜观色主要是看内层处理完后的颜色，粗化后的板面应呈现鲜艳的粉红色，黑化后的呈黑褐色，红化后的呈红褐色，且整体颜色应均匀一致，并且无其它异物污染，此时就可以压制了。 5. 压制控制步骤不正确     多层印制电路板的压制过程分为预压和全压两步。预压就是在较低的接触压力下，使粘结片处于熔融温度（60℃～140℃）时完成层压排气、树脂填充层间空隙和实现初期粘结等功能。全压就是在较高的接触压力和粘接片交联温度（160℃～170℃）条件下，完成树脂由B－阶段向C－阶段的转化。     如果预压周期太短，即过早地加全压，会造成树脂流失过多，严重时会造成缺胶分层；而预压周期太长，即加全压太晚，层间空气和挥发成分排除得不彻底，间隙未被树脂充满，便会在板内产生气泡，在后工序再次经高温冲击时，由于气体膨胀，可能导致分层。     对于此类质量故障，最重要的就是要严格按工艺程序操作，不可随意改变操作温度、压力与时间。     综上所述，多层印制电路板的压制过程是一个系统的、复杂的工艺操作过程。只有在工作中严格按工艺规范操作，严把原材料和溶液分析调整这两个关键环节，多留心一些小的细节过程，才能控制多层印制电路分层这一高发质量故障。