标签: 小型化设计

“没有最小，只有更小。”小型化设计正经历着一场没有硝烟的竞争，持久而影响深远。 最近写了一些趋势性报道，也看了很多分析报道。但凡提到电子设计最新趋势，“小型化”一词一定名列其中。从电源设计，到PCB设计再到系统设计。“小型化”一词持续着热度，足以跻身业界最热名词。虽然我们还没看到可穿戴产品爆发出强劲的销售成绩，但一联想到小型化产品应用在人体的种种可能性，好莱坞科技大片中的场景就足以使大家热血沸腾起来。 作为一名观察者，我们很乐意/不愿错过地捕捉着设计发展趋势的任何亮点，于是“小型化”就成了近期参加展会/研讨会时，值得驻足了解的最佳技术代名词。在众多的参与者中，日系厂家对小型化元器件的发开投入与技术水平还是留下了深刻的印象。许多日系厂家的展台上都能找到小型化器件的身影，如超薄型大容量电容，薄膜电感，陶瓷电容等，这些展台也是大家询问和了解信息最火爆的展台。为此我想在博客中多介绍一些所接触到的小型化元器件的发展情况，让大家能更多接触到来自厂家的最新进展。 率先和大家分享一下来自罗姆公司的“RASMID™(ROHM Advanced Smart Micro Device)”系列超小型元器件的产品资料（下文来自厂家资料信息）。按照厂家的介绍，该系列目前仍是“世界最小”级别元器件的有力竞争者。当然由于手头资料有限，如果有网友对产品详细情况感兴趣可以给我留言或直接登录罗姆官网。 先上一张吸引眼球的对比尺寸图片, 0.3mm×0.15mm尺寸和我们平日用的0.5mm自动铅笔的铅芯比较图，对比效果很震撼。 就早先和罗姆资料介绍，目前“RASMID™”系列包括有： 0402(0.4mm×0.2mm)尺寸的肖特基势垒二极管:  与以往的0603尺寸产品相比，尺寸减少了 82%(体积比);计划从2013年10月份开始出售样品，2014年1月份开始量产 03015(0.3mm×0.15mm)尺寸的电阻器:  与以往的0402尺寸产品相比，尺寸减少了56%(体积比); 已于2012年1月份开始出售样品，计划从2013年10月份开始量产 0201(0.2mm×0.1mm)尺寸的电阻器:  在03015尺寸产品的基础上，尺寸成功再降68%(体积比); 计划从2014年10月份开始出售样品 下附一些产品概况说明： ＜0402（0.4×0.2mm）尺寸的肖特基势垒二极管＞: ＜03015（0.3×0.15mm）尺寸的电阻器＞：  

4埋阻、埋容和埋入式元器件   对高速访问互联网和社交网络要求手持设备高集成和小型化。目前靠最先进的4-N-4的HDI技术。但为了下一代新技术,实现更高的互连密度，在这个领域， 埋入无源甚至于有源的零件进入PCB和基板中可满足以上要求。当你设计手机，数码相机等消费类电子产品，考虑如何将无源和有源的零件埋入PCB和基板是当 前设计的最好选择。这种方法可能因为你采用不同的供应商略有不同。埋入零件的另外一个好处，该技术提供对知识产权保护,防止所谓的逆向设计。 Allegro PCB Editor可以提供最好的工业级解决方案。Allegro PCB Editor还可以同HDI板，柔板和埋入式零件更加紧密的合作。你可以得到正确的参数和约束对完成埋入式零件的设计。埋入器件的设计不仅可以简化后面 SMT的工艺，同时对产品表明的整洁度都有很大的提高。   埋阻、埋容设计   埋阻又称埋电阻或者薄膜电阻，是将特殊的电阻材料压合在绝缘基材上，然后通过印刷，蚀刻等工艺，得到所需电阻值，然后与其他PCB板层一起压合，形成平面电阻层。常见的有PTFE埋电阻多层印制板制造技术，可以达到所需的电阻精度。   埋电容则是利用具有较高电容密度的材料，同时减少层间的距离，来形成一个足够大的平板间电容，来起到电源供电系统的去耦和滤波作用，从而减少板子上所需的 分立电容，并且能达到更好的高频滤波特性。埋容由于其寄生电感非常小，其谐振频率点会比普通电容或者低ESL电容效果都好。   由于工艺和技术的成熟，以及高速设计对于电源供电系统的需要，埋容的技术应用越来越多，使用埋容技术，我们首先得计算平板电容的大小，公式如下：     图六 平板电容计算公式     其中： C是埋容（平板电容）的电容量 A是平板的面积，大部分设计在结构确定的情况下，平板间面积很难增大 是平板间介质的介电常数，平板间电容量和介电常数成正比 K是真空介电常数（Vacuum permittivity），又称真空电容率，是一个物理常数，值为8.854 187 818× 10-12法拉/米(F/m)； H是平面之间的厚度，平板间电容量和厚度成反比，所以我们想要得到较大的电容量，需要减小层间厚度，3M的C-ply埋容材料可以做到0.56mil的层间介质厚度，加上16的介电常数，大大增加了平板间电容量。 经过计算，3M的C-ply埋容材料，在每平方英寸的面积上，能实现6.42nF的平板间电容量。 同时，还需要使用PI仿真工具进行PDN目标阻抗的仿真，从而确定单板的电容设计方案，避免埋容和分立电容的冗余设计。图七是一个埋容设计的PI仿真结 果，只考虑板间电容的效果，没有加入分立电容的效应。能看到只是增加埋容，整个电源阻抗曲线性能得到很大提升，尤其是500MHZ以上，是板级分立滤波电 容很难起作用的频段，平板电容能有效降低电源阻抗。   图七 埋容对于PI的效果     埋容设计案例：     28层板，4层埋容设计     图八 埋容设计案例   基于篇幅的关系，埋入式器件的设计方式就不做详细介绍了，大家可以参考一博科技和Cadence合作出版的《Cadence印制电路板设计—Allegro PCB Editor设计指南》一书。 5 HDI设计在高速中的应用以及仿真方法 高速串行总线技术的发展，信号传输速率继续提升，过孔寄生参数带来的影响也越来越被重视。高速仿真工程师关注过孔优化，通过各种手段来减小过孔寄生参数带 来的影响。HDI由于采用盘中孔的设计要求，可以减少表层器件的寄生参数。同时，微孔的电感和电容大约只是一个标准过孔的十分之一左右。图九是能在很多资 料上找到的过孔电感和电容，这是根据以下两个计算公式得到的。 图九 镭射孔和机械孔的寄生参数     但是图七还是存在很多问题，寄生电容是对地的电容，机械孔不会6层都连接地平面，计算会远远比公式来得复杂；现在的过孔生产的时候，基本都采用无盘工艺，即去除非连接层的过孔焊盘，这可以有效减小过孔的寄生电容。这种情况下，只用 来简单考虑过孔特征阻抗的影响是远远不够的。   图十是从S参数分析微孔和普通机械孔的插入损耗与回波损耗     图十 S参数分析微孔和普通机械孔的插入损耗   然后通过TDR的公式可以看到过孔的阻抗和回损曲线是密切相关的，S11在全频段的仿真精度，也决定了通过软件仿真看TDR曲线来研究阻抗的准确性，如图十一所示： TDRZ(t) = Zref*(1+IFFT(S11*input)) / (1-IFFT(S11*input))     能看到背钻对过孔阻抗还是影响很大的     差分HDI微孔的阻抗，和100欧姆比较接近   图十一 差分过孔的优化策略以及TDR仿真结果   微孔的阻抗可以比较容易优化到差分线的100欧姆阻抗值，这样就减少了过孔引起的阻抗不连续带来的高速问题。 从以上分析可以看出，微孔的高速性能远远优于普通机械孔，并且没有Stub的问题，机械孔就算是采用背钻工艺，也不可避免的要出现一定长度的Stub。而这个Stub，往往是影响高速电路性能的致命杀手。 有如果关心微孔的过电流能力，需要的时候可采用微孔填铜来提高载流能力。   4结 论   Cadence的SPB16.X平台提供了出色的小型化设计能力，在HDI多阶过孔设计，任意阶过孔设计，埋入式器件设计以及基于PDN的埋容仿真分析等 领域都提供了出色的支持。全面基于HDI进行优化更新的约束管理器，帮助工程师实现在小型化设计领域的约束驱动布局布线，提升设计效率和保证设计成功率。 基于Cadence强大的平台和自身HDI设计上丰富的经验，同时结合自有板厂以及合作伙伴在国内领先的HDI加工能力，一博科技可以提供全方位的小型化设计、仿真、生产、贴片、组装等一站式服务，全面实现客户在小型化领域的各类需求，更多资讯请参见：www.edadoc.com。 一博科技和Cadence合作，强强联手，推出《Cadence印刷电路板设计 – Allegro PCB Editor设计指南》一书，书中也专题介绍了小型化设计的技术，欢迎大家参考交流。   参考文献   《Cadence印刷电路板设计 – Allegro PCB Editor设计指南》 《High-Speed Digital Design – A Handbook of Black Magic》 致 谢 本文引用了《Cadence印刷电路板设计 – Allegro PCB Editor设计指南》王辉负责的小型化章节，同时仿真部分和Cadence 钟章明做了很多交流，在此表示感谢！     小型化设计系列文章：   小型化设计的实现与应用（上篇）   小型化设计的实现与应用（下篇）

摘要： 电子产品功能越来越强大的同时，对便携的要求也越来越高，小型化设计成为很多电子设计公司的研究课题。本文以小型化设计的方法、挑 战和趋势为主线，结合Cadence SPB16.5在小型化设计方面的强大功能，全面剖析小型化设计的工程实现。主要包括以下内容：小型化设计的现状和趋势，以及现在主流的HDI加工工艺， 介绍最新的ANYLAYER（任意阶）技术的设计方法以及工艺实现，介绍埋阻、埋容的应用， 埋入式元器件 的设计方法以及工艺实现。同时介绍Cadence SPB16.5软件对小型化设计的支持。最后介绍HDI设计在高速中的应用以及仿真方法，HDI在通信系统类产品中的应用，HDI和背钻的比较等。     产品小型化的好处是显而易见的，从而带动了小型化设计技术的发展。这些技术主要有： 传统意义上的HDI技术，经过多年的发展，现在国内厂家可以做到3+n+3，也就是3阶盲埋孔设计已经开始逐步成熟了。 ANYLAYER（任意阶）技术，又叫任意过孔技术(ALIVH-Any Layer IVH Structure Multilayer Printed Wiring Board)，随着苹果的iPhone 4及iPad采用了ANYLAYER HDI，任意阶技术也因此越来越被广大智能手机等厂家所关注 埋阻、埋容和埋入式元器件，不少厂家研究埋阻、埋容技术多年，埋容也已经能实现量产，埋入式元器件早些年大量用于航空航天和军事领域，这些年因为SiP的普及，在普通电子产品领域也开始火起来，算是比较新的技术，多用于封装载板 小型化技术的推广，除了对生产工艺带来巨大的挑战之外，还对设计方法、观念、工具等都带来深远的影响。传统的设计工具效率低下，并且因为不具备相应的约束 规则而需要大量人工干预检查，比较容易出错，设计工程师需要全新的支持小型化设计技术的工具。Cadence SPB16.5全面加强了对小型化设计的支持，增加了埋入式元器件的设计方法，同时进一步优化增强了对HDI以及ANYLAYER技术的支持。   2.HDI技术以及工艺实现       HDI：High Density Interconnect，高密度互连。传统的PCB板的钻孔由于受到钻刀影响，当钻孔孔径达到0.15mm时，成本已经非常高，且很难再次改进。而 HDI板的钻孔不再依赖于传统的机械钻孔，而是利用激光钻孔和机械钻孔的结合应用。HDI也就是通常我们所说的盲埋孔技术。HDI技术的出现，适应并推进 了PCB行业的发展。使得在PCB板内可以排列上更加密集的BGA、QFP等。 2.1 HDI的分类     IPC-2315上对HDI的分类有详细说明，这里我们按照激光孔深度的不同分为以下几种：一阶HDI， 二阶HDI 三阶HDI，如图一所示。     图一HDI的分类   一阶的HDI技术是指盲孔仅仅连通表层及与其相邻的次外层的成孔技术。通常激光孔和盘采用4/12mil（5/12mil），当然，现在也可以采用更小盘 如4/10mil了应对密度较高的布线.内层的盲孔我们一般采用普通孔。而二阶的HDI技术是在1阶的HDI技术上的改进和提高，它包含激光盲孔直接由表 层钻到第三层（2+N+2），和表层钻到第二层再由第二层钻到第三层两种形式（1+1+N+1+1），其加工难度远远大于1阶的HDI技术。三阶HDI板 的加工制作工艺与二阶基本相似，就是多了几种类型的孔。目前国内的二阶HDI设计和加工已经非常成熟了。   2.2 HDI板设计上的挑战 多阶HDI的设计，需要一个灵活强大的约束管理器，能识别微孔和普通机械孔，能设置微孔与其他元素的间距约束。同名网络的约束关系变得复杂，需要支持各种 情况下的同名网络间距约束检查。需要能清晰的显示不同类型的过孔信息，方便设计工程师进行管理。Allegro的3D结构视图可以帮助我们更加了解不同孔 的结构。 Cadence的 SPB16.X平台，具有强大的HDI设计功能。 首先是Micro Via属性，使得HDI工艺实现的微孔彻底和传统机械实现的盲埋孔区分开来，单独进行约束设置；结合单独区分出来的同名网络设计约束、盘中孔设计约束等，实现了灵活强大的约束驱动的HDI设计。 Via Labels功能，可以让设计者更加方便的查看了解微孔所连接的层，进行设计规划；同时结合基于OpenGL的3D过孔结构现实功能，从平面到立体，帮助工程师实现复杂的多阶过孔结构管理。 无盘设计功能可以自动根据走线层来实现通孔焊盘的存在与去除，实现了设计之初就因为去除焊盘来实现更加优化的布线空间利用率；与之相匹配的功能是增加了Hole和其他元素的间距约束设置。 其他功能包括：DRC Modes里面的Via in Pad约束设置，过孔类型的结构示例图形，强大的Fan out功能和BGA出线功能等 一博科技采用Cadence强大的小型化设计工具，结合自身HDI的设计和加工能力，完美完成了多个密度极高的小型化产品设计任务。 图二是一个3阶HDI的案例，一博科技借助Cadence的设计平台以及在HDI设计领域多年的经验，完美的完成了设计。同时由于密度原因，设计的最小线 宽和间距达到了2.4mil ，挑战了业内的极限。一博科技借助自有板厂和合作厂家在HDI生产加工上的领先工艺能力，帮助客户完成了制板和贴片。   通过via label来检查控制HDI打孔的结构     通过3D view来查看HDI过孔的结构   1.ANYLAYER（任意阶）技术       近些年来，为了满足一些高端消费类电子产品小型化的需要，芯片的集成度越来越高，BGA管脚间距越来越近（小于等于0.4pitch），PCB的布局也越 来紧凑，走线密度也越来越大，为了提高设计的布通率且不影响信号完整性等性能，ANYLAYER（任意阶）技术应用而生，这个就是任意过孔技术 (ALIVH-Any Layer IVH Structure Multilayer Printed Wiring Board)。 3.1任意层过孔技术特点 任意层过孔技术与HDI技术的特征比较，ALIVH的最大优势就是设计自由度大大增加，可以在层间随意打孔，而ＨＤＩ工艺不能做到这点。一般国内厂商做到 最复杂的结构也就是HDI的设计极限为三阶ＨＤＩ板，由于HDI不是完全采用激光钻孔，在内层的埋孔采用的是机械孔，所以孔盘的要求比激光孔大很多，而机 械孔要占用所经过的层面上空间。所以一般来说HDI这种结构比起ALIVH技术的任意打孔，内层核板的孔径也可用0.2mm的微孔还是有很大差距的。所以 ALIVH板的走线空间比HDI大概有很大的提高。同时，ALIVH的成本和加工难度也比HDI工艺要高。如图三所示，是一个ALIVH的示意图。       3.2任意层过孔的设计挑战 任意层过孔技术完全颠覆了传统过孔设计方法。如果还是需要设置不同层的过孔，会增加管理难度。需要设计工具具备智能化打孔的能力，同时能随意的进行组合和拆分。   Cadence在传统的基于换线层的布线方式上，增加了基于Working Layer的换线方式，如图四所示：可以在Working Layer面板中勾选可以进行环线的层，然后在双击打孔的时候，就可以选择任意层之间进行换线。       图四 基于Working Layer的布线方式     ALIVH设计制板实例： 10层ELIC设计 OMAP ™ 4 Platform     小型化设计系列文章：   小型化设计的实现与应用（上篇）   小型化设计的实现与应用（下篇）