tag 标签: 蛇形走线

相关博文
  • 热度 9
    2022-8-23 16:37
    971 次阅读|
    0 个评论
    Altium_Designer中的小发现
    1.泪滴 作用:避免因巨大外力的冲撞,导线与焊盘或者导线与导孔的接触点断开。避免多次焊接时焊盘的脱落 。减少阻抗的急剧跳变 方法:如下图 2. 敷铜 作用:增大接地面积,降低阻抗,电源和信号传输稳定,减小电磁辐射与电磁干扰。提高PCB抗干扰能力 敷铜 3.蛇形走线 作用:延时(时钟等),滤波电感(提高电路的抗干扰能力),阻抗匹配。 弊端:1.线过长会增大分布电容和分布电感 。蛇形线间距最少是线宽的两倍 方法: 4.原理图模板更新 提前修改好常用模板,可以直接按照此方法更新进去。 5.原理图中插入图片 方法:放置-绘图工具-图像
  • 热度 19
    2012-7-9 15:35
    1277 次阅读|
    0 个评论
    蛇形走线在PCB设计中的作用   PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时,蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分,这些部分通常是没有或比其它信号少通过另外的逻辑处理;最典型的就是时钟线,通常它不需经过任何其它逻辑处理,因而其延时会小于其它相关信号。     高速数字 PCB板 的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据),一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽,线长,铜厚,板层结构有关,但线过长会增大分布电容和分布电感,使信号质量,所以时钟IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响.     因为应用场合不同具不同的作用,如果蛇形走线在电脑板中出现,其主要起到一个滤波电感的作用,提高电路的抗干扰能力,电脑主机板中的蛇形走线,主要用在一些时钟信号中,如CIClk,AGPClk,它的作用有两点: 1、阻抗匹配 2、滤波电感。对一些重要信号,如INTEL HUB架构中的HUBLink,一共13根,跑233MHz,要求必须严格等长,以消除时滞造成的隐患,绕线是唯一的解决办法。一般来讲,蛇形走线的线距=2倍的线宽。PCI板上的蛇行线就是为了适应PCI 3MHzClock的线长要求。若在一般普通PCB板中,是一个分布参数的 LC滤波器,还可作为收音机天线的电感线圈,短而窄的蛇形走线可做保险丝等等.  
相关资源
  • 所需E币: 4
    时间: 2019-12-25 10:57
    大小: 141KB
    上传者: 16245458_qq.com
    高速PCB设计指南之三高速PCB设计指南之三第一篇改进电路设计规程提高可测试性随着微型化程度不断提高,元件和布线技术也取得巨大发展,例如BGA外壳封装的高集成度的微型IC,以及导体之间的绝缘间距缩小到0.5mm,这些仅是其中的两个例子。电子元件的布线设计方式,对以后制作流程中的测试能否很好进行,影响越来越大。下面介绍几种重要规则及实用提示。通过遵守一定的规程(DFT-DesignforTestability,可测试的设计),可以大大减少生产测试的准备和实施费用。这些规程已经过多年发展,当然,若采用新的生产技术和元件技术,它们也要相应的扩展和适应。随着电子产品结构尺寸越来越小,目前出现了两个特别引人注目的问题:一是可接触的电路节点越来越少;二是像在线测试(In-Circuit-Test)这些方法的应用受到限制。为了解决这些问题,可以在电路布局上采取相应的措施,采用新的测试方法和采用创新性适配器解决方案。第二个问题的解决还涉及到使原来作为独立工序使用的测试系统承担附加任务。这些任务包括通过测试系统对存储器组件进行编程或者实行集成化的元器件自测试(Built-inSelfTest,BIST,内建的自测试)。将这些步骤转移到测试系统中去,总起来看,还是创造了更多的附加价值。为了顺利地实施这些措施,在产品科研开发阶段,就必须有相应的考虑。1、什么是可测试性可测试性的意义可理解为:测试工程师可以用尽可能简单的方法来检测某种元件的特性,看它能否满足预期的功能。简单地讲就是:l         检测产品是否符合技术规范的方法简单化到什么程度?l         编制测试程序能快到什么程度?l         发现产品……