高速PCB设计指南之三 高速PCB设计指南之三 第一篇 改进电路设计规程提高可测试性 随着微型化程度不断提高，元件和布线技术也取得巨大发展，例如BGA外壳封装的高集成 度的微型IC，以及导体之间的绝缘间距缩小到0.5mm，这些仅是其中的两个例子。电子元 件的布线设计方式，对以后制作流程中的测试能否很好进行，影响越来越大。下面介绍 几种重要规则及实用提示。 通过遵守一定的规程（DFT-Design for Testability，可测试的设计），可以大大减少生产测试的准备和实施费用。这些规程已 经过多年发展，当然，若采用新的生产技术和元件技术，它们也要相应的扩展和适应。 随着电子产品结构尺寸越来越小，目前出现了两个特别引人注目的问题：一是可接触的 电路节点越来越少；二是像在线测试（In-Circuit- Test）这些方法的应用受到限制。为了解决这些问题，可以在电路布局上采取相应的措 施，采用新的测试方法和采用创新性适配器解决方案。第二个问题的解决还涉及到使原 来作为独立工序使用的测试系统承担附加任务。这些任务包括通过测试系统对存储器组 件进行编程或者实行集成化的元器件自测试（Built-in Self Test，BIST，内建的自测试）。将这些步骤转移到测试系统中去，总起来看，还是创造 了更多的附加价值。为了顺利地实施这些措施，在产品科研开发阶段，就必须有相应的 考虑。 1、什么是可测试性 可测试性的意义可理解为：测试工程师可以用尽可能简单的方法来检测某种元件的特性 ，看它能否满足预期的功能。简单地讲就是： l         检测产品是否符合技术规范的方法简单化到什么程度？ l         编制测试程序能快到什么程度？ l         发现产品……