标签: 加计数器

  温习同步时序逻辑电路设计方法     题目：用D触发器设计一个BCD码同步五进制加计数器 1.列出状态表 表1  BCD码同步五进制加计数器状态表     CP脉冲顺序                      状态 Q2(n) Q1(n) Q0(n) Q2(n+1) Q1(n+1) Q0(n+1) 0 000 001 1 001 010 2 010 011 3 011 100 4 100 000     2.用卡诺图化简，获得激励方程 表2  D2激励表   (D2)Q2Q1Q0 00 01 11 10 0 0 0 1 0 1 0 x x x     表3  D1激励表   (D1)Q2Q1Q0 00 01 11 10 0 0 1 0 1 1 0 x x x     表4  D0激励表   (D0)Q2Q1Q0 00 01 11 10 0 1 0 0 1 1 0 x x x     根据表2、表3、表4可得（“~”表示“非”）： Q2(n+1)=D2=Q1(n)Q0(n); Q1(n+1)=D1=~Q1(n)Q0(n)+Q1(n)~Q0(n); Q0(n+1)=D0=~Q2(n)~Q0(n);   3.画出逻辑图，并检查自启动能力 图1  multisim仿真接线图   图2  multisim逻辑分析仪分析输出时序图 检查自检启动能力略。