标签: 半导体封装

第 3代半导体一般指禁带宽度大于2.2eV的半导体材料，也称为宽禁带半导体材料。半导体产业发展大致分为3个阶段，以硅（Si）为代表的通常称为第1代半导体材料 ；以砷化镓为代表的称为第2代半导体材料，已得到广泛应用 ；而以 碳化硅 （SiC）和氮化镓（GaN）、氧化锌（ZnO）、金刚石等宽禁带为代表的第3代半导体材料，由于其较第1代、第2代材料具有明显的优势，近年来得到了快速发展。 SiC、GaN、ZnO等第3代半导体具有更宽的禁带宽度、更高的导热率、更高的抗辐射能力、更大的电子饱和漂移速率等特性，更适合制作大功率电子器件。而SiC以其独特的排列结构，在材料综合性能、产品技术成熟度及产业化发展等方面都凸显出相对较高优势，具有高临界击穿电场、高电子迁移率等特性，与GaN相比更适合制作功率器件，且已在新能源汽车、风电、光伏太阳能发电和LED照明等领域得到广泛应用。 第三代半导体应用广泛 然而，随着第 3代半导体SiC功率器件集成度和功率密度的明显提高，相应工作产生的热量急剧增加。因此，电子封装系统的散热问题已成为影响其性能和寿命的关键，要有效解决器件的散热问题，必须选择高导热的基板材料。 据统计，由热引起的大功率器件失效高达 55%。不仅如此，在新能源汽车、现代交通轨道等领域，大功率器件使用过程中还需要考虑 抗腐蚀和较高机械硬度 等复杂应用条件，这对基板等材料机械力学性能和可靠性提出了更高要求。 综合考虑，先进陶瓷材料以其具备高强度、高导热、耐高温、高耐磨性、抗氧化、热膨胀系数低和抗热震等热、力性能，同时具有较好的气密性，可隔离水汽、氧气和灰尘等特点，成为大功率半导体器件基板的最佳材料，被广泛应用到功率集成电路中。 三种陶瓷基板材料性能对比 富力天晟科技旗下斯利通品牌陶瓷基板，具有优越的性能，成为 3代半导体高功率器件封装中的首选基板。 斯利通DPC陶瓷基板工艺流程 斯利通陶瓷基板拥有 优异的热导率 ,高的热导率代表了优异的散热性能， 改善了 功率器件的运行状况和使用寿命 ； 斯利通陶瓷基板拥有较 高的力学性能，尤其材料抗弯强度对功率器件可靠性有直接影响 ； 斯利通陶瓷基板拥有 良好的绝缘性和抗电击穿能力； 斯利通陶瓷基板拥有 低的热膨胀系数，与 SiC衬底在热膨胀系数的匹配上具有其他陶瓷不可替代的优势 ； 斯利通陶瓷基板拥有 良好的高频特性，即低的介电常数和低的介质损耗 ； 同时，富力天晟科技拥有精密的激光打孔、刻蚀设备，高精度光刻、显影设备，先进的 表面 处理技术 ， 磁控溅射设备，脉冲电镀填孔设备等等，能够保证公司旗下斯利通品牌 陶瓷基板 具备超高精密线宽、线距（ L/S 20μm ），精密的表面粗糙度（ 0.03μm ），良好的 厚度一致 性（ ±3μm ） , 成为各大半导体、功率器件、传感器高科技企业长期的合作伙伴

安世 | 如何选择符合应用散热要求的半导体封装 在本博客中， Nexperia（安世半导体）讨论了其焊线封装和夹片粘合封装的散热通道，以便设计人员选择更合适的封装。 为了满足应用的散热要求，设计人员需要比较不同半导体封装类型的热特性。在本博客中， Nexperia（安世半导体）讨论了其焊线封装和夹片粘合封装的散热通道，以便设计人员选择更合适的封装。 焊线器件中的热传导如何实现 焊线封装器件中的主要散热通道是从结参考点到印刷电路板（PCB）上的焊点，如图1所示。按照一阶近似的简单算法，次要功耗通道的影响（如图所示）在热阻计算中可以忽略不计。 △焊线器件中的散热通道 夹片粘合器件中的双热传导通道 夹片粘合封装在散热上与焊线封装的区别在于，器件结的热量可以沿两条不同的通道耗散出去，即通过引线框架（与焊线封装一样）和夹片框架散热。 △夹片粘合封装中的热传导 结到焊点 Rth（ j-sp ）的热阻定义因为两个参考焊点的存在而变得更加复杂。这些参考点的温度可能不同，导致热阻成为一个并联网络。 Nexperia（安世半导体）使用相同方法来提取夹片粘合器件和焊线器件的 Rth（ j-sp ）值。该值表征从芯片到引线框架再到焊点的主要散热通道，使得夹片粘合器件的值与类似 PCB 布局中的焊线器件值相似。然而，在提取 Rth（ j-sp ）值时，并没有充分利用第二条通道，因此器件的总体散热潜力通常更高。 事实上，第二条关键的散热通道让设计人员有机会改进 PCB 设计。例如，对于焊线器件，只能通过一条通道来散热（二极管的大多数热量通过阴极引脚耗散）；而对于夹片粘合器件，两个端子均可散热。 半导体器件散热性能的仿真实验 仿真实验表明，如果 PCB 上的所有器件端子都有散热通道，可以显著改善热性能。例如，在 CFP5 封装的 PMEG6030ELP 二极管中（图3），35%的热量通过铜夹片传递到阳极引脚，65%的热量通过引线框架传递到阴极引脚。 △CFP5封装二极管 "通过仿真实验证实，将散热片分成两个部分（如图4所示）更有利于散热。 如果将一个1 cm² 的散热片分成两个0.5 cm² 的散热片，分别放置于两个端子的下方，在相同的温度下，二极管可以耗散的功率会增加6%。买电子元器件现货上唯样商城 与标准的散热设计或者仅连接在阴极处的6 cm² 散热片相比，两个3 cm² 散热片可以增加约20%的功率耗散。" △散热器位于不同区域和电路板位置的散热仿真结果 Nexperia帮助设计人员 选择更适合其应用的封装 部分半导体器件制造商不会向设计人员提供必要信息，导致设计人员无法确定哪种封装类型能为其应用提供更好的散热性能。在本文中， Nexperia（安世半导体）介绍了其焊线器件和夹片粘合器件中的散热通道，帮助设计人员为其应用做出更好的决策。 关于作者 Martin Röver Martin Röver于2010年在哥廷根大学获得半导体物理学博士学位。在哥廷根大学短暂的博士后工作阶段后，他于2011年加入恩智浦（后加入Nexperia），担任双极性晶体管（BJT）的开发工程师。在过去的12年中，他在Nexperia公司积累了垂直BJT的设计和质量方面的经验，作为分立器件（如SMD和DFN封装）的系统架构师，并担任产品开发的项目负责人。此外，他还推动热仿真课题，如RC热模型的生成，并主持Nexperia的热主题专家小组。

多家公司正在开发或增加面板级扇出封装，以降低高级封装的成本。 晶圆级扇出是几种高级封装类型之一，该封装可以在IC 封装中集成管芯，MEMS和无源器件。这种方法已经投入生产多年，并且以200mm或300mm晶圆尺寸的圆形晶圆形式生产。 大块方形面板上的扇出式封装要困难得多，而且预计不会很快被大量采用。尽管如此，所有高级封装的问题之一仍然是成本，而ASE，Powertech，Nepes和Samsung等公司正在寻求面板级封装以提供规模经济。面板比圆形晶圆处理更多的封装，从而降低了成本。例如，根据ASE的数据，一个300mm的晶圆可以处理2,500个6mm x 6mm的封装，而600mm x 600mm的面板可以容纳12,000个封装。 图1.具有（a）晶片形式和（b）面板形式的扇出包装。资料来源：日月光 图2. PLFO设备的封装轮廓，其中（a）为顶视图，（b）为横截面图。资料来源：ASE。 尽管如此，经过多年的努力，面板级扇出仍然具有挑战性。迄今为止，Powertech和三星是限量生产的唯一供应商。大多数人仍在开发或探索该技术，而其他人则不予考虑。 标准是这里的绊脚石。几家公司正在使用不同的面板尺寸来开发该技术。这使得某些设备制造商难以投资和制造用于该技术的系统。另外，面板扇出需要大量以保持线路正常运行。如今，几乎没有什么大批量产品可以填满整个面板级生产线。 TechSearch International总裁Jan Vardaman在最近举行的国际晶圆级封装会议（IWLPC）上说：“除非拥有高水平的参赛者，否则您将无法进行座谈。” “您绝对需要大批量的产品，否则您将无法做，因为您无法填补界限。” 通常，采用传统晶圆格式时，扇出封装供应商总共具有足够的容量来满足目前的需求。由于这个和其他原因，面板扇出被大量采用。瓦尔达曼说，曾一度计划在2019年实现量产。“也许在明年年底。” “它可能更像是2021年或2022年时间范围内能解决的。” 但是，在扇出封装这一领域还是有不少行动。主要进展包括： 三星的半导体部门最近从另一个分支机构三星电子机械（SEMCO）那里收购了面板级扇出装置。 Nepes最近从Deca收购了扇出生产线。Nepes还获得了Deca的晶圆级和面板级扇出技术的许可。 日月光着眼于开发使用面板的高密度扇出。 来自欧洲的一个小组正在开发面板上的能量收集装置。 面板挑战 传统上，IC供应商依靠芯片扩展来提高其设备。在缩放方面，其想法是在每个处理节点的单片芯片上封装更多的晶体管，从而以更低的每个晶体管成本实现更快的芯片。 芯片扩展并没有消失，但是在每个节点上它变得越来越困难和昂贵，促使许多IC供应商寻找替代方案。获得扩展优势的另一种方法是将多个不同的芯片放入高级封装中，这也称为异构集成。 先进的封装已经存在多年了。但是今天桌上有许多新的高级封装选项。当前提供软件包或解决方案一部分的公司正在评估新的和不同的选择。 联电公司市场营销副总裁史蒂文·刘说：“高级封装将在后摩尔定律时代变得更加重要。” “ UMC和其他公司在2.5D中介层市场中起着关键作用，该市场已被全球领先的客户采用并在批量生产中发挥了作用。尽管UMC不提供扇出封装解决方案，但我们将继续研究其他新的高级封装方法，或与OSAT合作伙伴合作。” 在封装市场的高端，该行业使用2.5D技术。在2.5D，管芯被堆叠或并排放置由端上的顶部插入器，其包含通过硅通孔（TSV）的。中介层充当芯片和电路板之间的桥梁。 同时，在扇出封装中，管芯被封装在晶片上，通常称为晶片级封装（WLP）。在扇出的一个示例中，DRAM裸片堆叠在封装中逻辑芯片的顶部。 ASE的工程部高级主管John Hunt说：“您不必将其限制为具有扇出功能的单个芯片。” “您既可以进行异构集成，也可以进行同质集成，您可以在其中拆分裸片并将其组合成扇形封装。您可以利用扇出的电气连接优势来互连不同的管芯。” Amkor，ASE，JCET，TSMC和其他公司出售基于传统晶圆级格式的扇出封装。苹果，英飞凌，恩智浦，高通和其他公司正在使用扇出套件。 扇出非常适合汽车，服务器，智能手机和其他系统。Veeco光刻技术市场营销高级总监Shankar Muthukrishnan表示：“一般来说，供热产品已经开始流行。“越来越多的OSAT和IDM开始开始批量生产，我们预计这一趋势将继续下去。” 并非所有芯片都需要扇出。实际上，当今的芯片中有很大一部分都采用更传统，更便宜的封装类型。 成本是扇出的最大障碍之一。为了更广泛地采用扇出，该行业将继续降低该技术的成本。降低成本的另一种方法是转向面板级生产工艺。 但是，面板级处理具有挑战性。供应商正在使用各种面板尺寸来开发该技术，例如510mm x 415mm，510mm x 515mm，600mm x 600mm等。 缺乏标准对设备行业来说是个问题。一些设备供应商已经为某些（但不是全部）面板尺寸开发了工具。还有一些人在观望，直到出现标准尺寸并开始起飞。 作为回应，SEMI正在制定面板尺寸标准。该贸易组已将面板选项的范围缩小到510mm x 515mm和600mm x 600mm两种尺寸。 无论如何，行业都需要一个标准。“我们必须就统一的面板尺寸达成共识，” AT＆S的应用工程师Joseph Dang在IWLPC的面板讨论中表示。“这会影响我们在其上制造这些基板的设备。它会影响化学镀铜和光刻工具。所有这些都需要特定的设备来处理特定的面板尺寸。它们不能灵活地处理各种尺寸。这会造成混乱的环境，我们有六，七或八家基板尺寸不同的基板供应商。” 经济学也起着作用。建造面板级生产线的成本约为1亿至2亿美元。但是公司必须有足够的数量来确保回报。否则，这是赔钱的主张。 在面板上批量生产没有意义。但是，对于大容量设备，面板更具意义。“仍然有很多挑战。哪里可以找到这种技术的高容量？”问椿乡李，首席技术官JCET。 生产中的第一个面板扇出封装涉及低密度产品，而不是高端封装。低利润产品很难获得可观的回报。 如果这还不够的话，面板扇出与晶圆级扇出同样面临许多制造挑战。通常，在晶圆扇出流程中，晶圆是在fab中进行处理的。将晶片上的芯片切成小块，并放置在晶片状结构中，并在其中填充环氧树脂模塑料。这称为再生晶片。 然后，在化合物内形成重新分布层（RDL）。RDL是铜金属连接线或走线，可将封装的一部分电连接到另一部分。RDL用线和间距测量，线和间距是指金属走线的宽度和间距。 在晶圆扇出封装中，主流的RDL技术是5-5μm线/间距及以上，但有些正在开发1-1μm及以下的领先封装。 扇出并不是一个简单的过程。在流动期间，晶片状结构易于翘曲。然后，当将裸片嵌入晶片中时，它们趋于移动，从而引起称为裸片移位的不良影响。这影响产量。 通常，面板扇出遵循相似的制造流程。当然，区别在于模具是在面板中处理的。但是，与晶圆扇出一样，面板也容易翘曲。模具转移是一些RDL挑战的问题。 尽管如此，业界已经证明它可以制造具有较小侵蚀性RDL（5μm-5μm及以上）的面板扇出封装。这涉及容纳更简单的ASIC和电源管理IC（PMIC）的封装。 最终，业界希望生产2μm-2μm及以下的面板扇出封装。这涉及具有复杂ASIC，处理器和内存立方体的高密度封装。 “我们正在谈论要在实际的封装中增加至少两到三倍的模具。2μm-2μm将在更小的空间内为您提供更多，” Onto Innovation应用工程总监Keith Best说。Nantos和Rudolph合并后，Onto于最近成立。 要使面板扇出在2μm-2μm之间，说起来容易做起来难。“首先，面板尺寸的标准化尚未浮出水面，” Brewer Science WLP材料技术总监Kim Yess说。“对于面板而言，由于基板的翘曲以及用于图案化的工具和材料的能力，低于2μm的线/间距变得非常具有挑战性。我不确定≤2μm的互连对于面板工艺是否真正有意义，因为它们能够制造出比市场/客户要求更多的设备。此外，这种方法从一开始就不会像使用标准的300mm设备和方法那样具有成本效益。” 在面板处理流程中，使用各种设备有几个关键步骤。例如，光刻是对RDL和封装的其他部分进行构图的关键技术。在晶圆级扇出中，这些工具能够在2µm-2µm及以下的尺寸上对RDL进行构图。 光刻工具也可用于面板扇出，但挑战有所不同。Veeco的Muthukrishnan说：“请记住，面板越大，对产量和翘曲的影响越大，而翘曲会影响生产率和成本。” 模具在面板扇出中的移动将影响可达到的分辨率。实现2-2µm的分辨率将是一项挑战，而且成本可能超出预期。小组将来有可能实现这一目标，但可能涉及其他步骤或增加了工艺成本。” 除光刻外，面板扇出还需要其他类型的设备。KLA ICOS部门总经理Pieter Vandewalle表示：“在过去的一年中，我们在采用面板扇出封装方面取得了显着进展，更多的参与者开始了试生产，并且一些参与者已经进行了批量生产。” “虽然2-2µm及以下的样品已经在研发中，但我们认为要在面板的大批量生产中看到这一点还需要几年的时间。大多数处理工具都可用。但是，主要挑战似乎在于实现高产量。” 检查和计量也是流程的关键部分。检测工具在晶圆或封装上寻找缺陷，而计量系统则对结构进行了表征。 Vandewalle说：“ 2-2µm的检查和计量已经可以用于晶圆级处理。” “面板级2D和3D检测和计量工具可用于小批量制造，并将在推动采用面板扇出方面发挥关键作用。” 专家组可能需要不同的检查/计量技术。例如，Cyber​​Optics销售基于相移轮廓仪技术的计量单元。它识别并拒绝由发亮的部件和类似镜子的表面引起的多次反射。 Cyber​​Optics总裁兼首席执行官Subodh Kulkarni表示：“从我们的角度来看，我们正在检查晶圆还是面板都不会改变任何东西。” “面板检查客户似乎更喜欢具有较大视野的技术来更快地覆盖整个面板。” 谁在做什么？ 如今，大约有六家公司致力于面板扇出，而其他公司则有不同的策略。例如，英特尔一直在开发用于封装而非扇出的面板级工艺。台积电还没有计划开发面板扇出技术，称晶圆扇出可以满足所有要求。 其他人正在追求它。例如，去年，SEMCO推出了业界首个面板扇出套件。该软件包集成在三星的Galaxy智能手表中，将应用处理器与PMIC结合在一起。它具有三层RDL，厚度为7μm-8μm。 在最近收购SEMCO的面板部门之后，三星正在推动这项技术的发展。“我们正在计划可穿戴设备的下一个产品。基本任务是在有限的尺寸范围内实现更多功能。”三星电子的Junghwa Kim在IWLPC的论文中说。 为了减少面板扇出时的封装尺寸，三星正在探索将两个芯片彼此叠置的想法。 同时，一段时间以来，日月光一直在开发使用600mm x 600mm格式的面板扇出。在面板方面，日月光希望在明年内投入生产。ASE的Hunt说：“我们将把面板用于低密度产品和高密度2μm以及更少的空间和空间产品。” “这是用于网络应用程序和新的AI。AI需要更多的计算能力和内存。” 如今，ASE正在根据自己的技术交付晶圆级扇出封装。它还基于一家名为Deca的技术生产M系列晶圆扇出线。Deca开发了一种技术，可以计算和补偿生产流程中的模头偏移。 对于面板扇出，ASE计划将Deca的M系列以及专有的高密度扇出封装（称为衬底上扇出芯片（FoCoS））投入生产。 ASE正在开发一种具有高带宽存储器（HBM）的FoCoS扇出技术版本。HBM面向高端系统，将DRAM裸片彼此叠放，并通过叠层与TSV进行连接，从而实现更多的I / O和带宽。 通常，HBM集成在更昂贵的2.5D封装中。“问题是成本相对较高。中介层的采购具有挑战性，”亨特说。 FoCoS不需要插入器，使其比2.5D便宜。最大的FoCoS封装可包含约9个管芯，因此封装相对较大。他说：“我们可以在300mm的晶片上放置10至12个封装，这在生产上并不经济。” ASE希望将面板用于这些大封装类型以降低成本。他补充说：“我们希望使用600mm面板，因为这些封装可能会变得很大。” 同时，Nepes一直在开发使用600mm x 600mm格式的专有面板扇出技术。 最重要的是，Nepes最近收购了Deca在菲律宾的晶圆级封装生产线。Nepes还获得了Deca技术的许可。 最终，Nepes将基于Deca的技术生产晶圆级和面板级封装。因此，该行业现在拥有Deca技术的两个来源-ASE和Nepes。 同时，Powertech至少在限量生产中正在出货面板扇出产品。然后，包括ASM Pacific，陶氏，华为，铟，JCAP和Unimicron在内的一个小组正在开发它。 值得一提的是，一个名为smart-MEMPHIS的欧洲项目正在使用面板扇出技术开发压电MEMS采集设备。该器件集成了一个基于MEMS的能量收集器，一个ASIC和一个超级电容器。应用包括用于健康监测的起搏器和无线传感器网络。 面板扇出是此处的关键推动因素。“这项技术非常适合诸如目标能量收集器之类的应用，在这些应用中，异构组件必须集成到小型化系统中，” smart-MEMPHIS项目的一部分，弗劳恩霍夫（Fraunhofer）副组长Tanja Braun说。 结论 显然，面板扇出为客户提供了一些新选择。但是，这项技术还需要时间。 它还将需要更多的投资。一些财大气粗的供应商将实现这一目标。但是投资回报率是不确定的。结果，随着时间的流逝，有些人可能会丢掉毛巾。 本文译自： Semiconductor Engineering ，原文链接：semiengineering.com/planning-for-panel-level-fan-out

长电，中国最大，全球第四的的半导体封装公司。不在北上深，不是国家队，从“国有”转为“民营”，从“亏”转“赢”，是江阴长电独辟蹊径，还是半导体突围的应有之义？下午准和收购新科金鹏后的江阴长电管理层做交流，在去江阴的路上我不禁思考长电的发展史。   在设备、材料、封装、设计和制造等半导体产业链中，中国大陆的封装是和国际差距最小的一环。长电科技是中国大陆最大的封装厂，是第一家和国际巨头差距最小的，也是第一家通过国际并购实现国际化的封装厂——目前不仅管理层国际化，并且全公司共有外籍人士接近5000人！实在值得可敬可佩！ 然而，长电并没有位于北上深等政治经济优势集中的区域，反而位于江阴这个县级市。在江阴扎下了深根之后，开始跨国“蛇吞象”，没有盲目地在一线城市布局，跑马圈地，。进而思考，国内封装三强——长电、华天和通富都不在一线城市，这是偶然还是必然？ 再思考，三强的发展历史有一个共同点——都是当年的“国”转“民”，“亏”转“盈”，这又是偶然还是必然？ 循着这个小角度，不禁开始大思考。封装三强的地域性和企业属性对现在的半导体产业发展有哪些借鉴意义呢？巧合，还是必然？不禁陷入了思考。