标签: 功耗管理
相关资源
-
-
-
-
-
-
-
-
-
-
ALTERA40-nmFPGA功耗管理和优势白皮书___________________________________________________________________40-nmFPGA功耗管理和优势40-nm工艺要比以前包括65-nm节点和最近的45-nm节点在内的工艺技术有明显优势。最引人注目的优势之一是其更高的集成度，半导体生产商可以在更小的物理空间中以更低的成本实现更强的功能。密度和性能的提高意义重大，而当今系统开发人员面临的最大设计问题之一是功耗。工艺技术在降低功耗上的措施已经发挥到极限。更小的尺寸有利于降低动态功耗(更小的杂散电容)，但是也会增大待机功耗(增加了漏电流)――如果不采取措施来降低它。Altera认识到功耗带来的问题，采取积极措施来降低有功功耗和待机功耗。本白皮书详细介绍内核和I/O的低功耗创新体系结构，以及AlteraStratixIVFPGA实现低功耗、高性能和高密度所采用的工艺技术。和最相近的竞争FPGA相比，StratixIVFPGA密度是其两倍，快35％，而总功耗低50％。引言随着工艺尺寸的减小，数字逻辑电路的漏电流成为当前FPGA面临的主要挑战。静态功耗增大的主要原因是各种漏电流源的增加。图1所示为随着更小逻辑门长度(绿色表示)的技术实现，这些漏电流源(蓝色表示)是怎样随之增加的。此外，如果不采取专门的功耗措施，由于较大的逻辑电容和较高的开关频率也会导致动态功耗增大。图1.在更小的工艺尺寸上，静态功耗显著增大。功耗由静态和动态功耗组成。静态功耗是采用可编程目标文件(.pof)对FPGA进行设置，但时……
-
基于ARM的便携式系统的功耗管理PowerDistributioninaPDAclasssampledeviceOther18.00%CPU30.00%Flash1.50%SDRAM4.00%Display4.50%Frontlight42.00%InformationQuarterly[54]Number1,Autumn2004RunIdle……
-
40-nm工艺要比以前包括65-nm节点和最近的45-nm节点在内的工艺技术有明显优势。最引人注目的优势之一是其更高的集成度，半导体生产商可以在更小的物理空间中以更低的成本实现更强的功能。密度和性能的提高意义非常大，而当今系统开发人员面临的最大设计问题之一是功耗。工艺技术在降低功耗上的措施已经发挥到极限。更小的尺寸有利于降低动态功耗(更小的杂散电容)，但是也会增大待机功耗(增加了漏电流)——如果不采取措施来降低它。Altera认识到功耗带来的问题，积极采取措施来降低有功功耗和待机功耗。本白皮书详细介绍内核和I/O的低功耗创新体系结构，以及Altera®Stratix®IVFPGA实现低功耗、高性能和高密度所采用的工艺技术。和最相近的竞争FPGA相比，StratixIVFPGA密度是其两倍，快35％，而总功耗低50％。白皮书StratixIVFPGA功耗管理和优势40-nm工艺要比以前包括65-nm节点和最近的45-nm节点在内的工艺技术有明显优势。最引人注目的优势之一是其更高的集成度，半导体生产商可以在更小的物理空间中以更低的成本实现更强的功能。密度和性能的提高意义非常大，而当今系统开发人员面临的最大设计问题之一是功耗。工艺技术在降低功耗上的措施已经发挥到极限。更小的尺寸有利于降低动态功耗(更小的杂散电容)，但是也会增大待机功耗(增加了漏电流)――如果不采取措施来降低它。Altera认识到功耗带来的问题，积极采取措施来降低有功功耗和待机功耗。本白皮书详细介绍内核和I/O的低功耗创新体系结构，以及AlteraStratixIVFPGA实现低功耗、高性能和高密度所采用的工艺技术。和最相近的竞争FPGA相比，StratixIVFPGA密度是其两倍，快35％，而总功耗低50％。引言随着工艺尺寸的减小，数字逻辑电路的漏电流成为当前FPGA面临的主要挑战。静态功耗增大的主要原因是各种漏电流源的增加。图1所示为随着更小逻辑门长度(绿色表示)的技术实现，这些漏电流源(蓝色表示)是怎样随之增加的。此外，如果不采取专门的功耗措施，由于较大的逻辑电容和较高的开关频率也会导致动态功耗增大。图1.在更小的工艺尺寸上，静态功耗显著增大。……
-
基于减少CPU功耗的目的，采用了机器学习SVM算法为CPU的动态频率电压调节技术（DVFS）制定决策模型，采用EDP（EnergyDelayProduct）作为最终优化指标。通过GEM5和McPAT工具进行仿真实验，发现新建的模型按照执行程序不同最多可以节省20%的EDP。
